PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-203590

(43) Date of publication of application: 22.07.1994

(51)Int.CI.

G11C 29/00 G11C 16/06 H01L 27/115

(21)Application number: 05-000304

(71)Applicant: FUJITSU LTD


(22)Date of filing:

05.01.1993

(72)Inventor: AKAOGI TAKAO KAWASHIMA HIROMI

TAKASHINA NOBUAKI YAMASHITA MINORU RYU YASUSHI ITANO KIYOYOSHI

(54) SEMICONDUCTOR MEMORY



(57) Abstract:

ns PURPOSE: To obtain a device in which redundancy for word lines is effectively introduced, while stable writing and each verifying can be performed, and which has a high vield and high performance.

CONSTITUTION: This device is provided with means 101, 102 and which simultaneously select word lines in a word line block constituted with word lines of 2m out of word lines of 2n (n>m). means 101: 102 and 120 which do not select a word line block constituted with word lines of 2k in a word line block constituted with word lines of the above mentioned 2m. When word lines in the word line block of 2k in the word line block of 2m is defective, it is made non-selection. while word lines in a word line block constituted with word lines of 2k located outside of the word line block constituted with 2n are selected. (101. 102, 120; 120, 130)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平6-203590


(43)公開日 平成6年(1994)7月22日

(51) Int.Cl.5	識別記号		号 FI			技術表示簡別
G11C 29/00	301	B 6866-5L				
	303	G 6866-5L				
		F 6866-5L				
		6866-5L	G11C	17/00	309 1	?
		7210-4M	H01L	27/10	434	
			審査請求 未請求	請求項の数25	(全 36 頁)	最終頁に続く
(21)出願番号	特顧平5-304		(71)出願人	000005223		
				富士通株式会社		
(22) 出願日	平成5年(1993)1月5日			神奈川県川崎	市中原区上小	N田中1015番地
			(72)発明者	赤荻 隆男		
			i	神奈川県川崎	市中原区上小	田中1015番地
				富士通株式会	社内	
			(72)発明者	川嶋 博美		
				神奈川県川崎	市中原区上小	田中1015番地
				富士通株式会	社内	
			(72) 発明者	高品 信昭		
				神奈川県川崎	市中原区上小	·田中1015番地
				富士通株式会社内		
			(7.4) (0.0m t	弁理士 字井		
			(4)代理人		E- 0	- 4 名)

(54) 【発明の名称】 半導体記憶装置

(57) 【要約】

【目的】 フラッシュメモリ等の電気的一括消去型の不 揮発性半導体配強装置に関し、ワード線元長を有効に導 入すると共に、安定した書き込みおよび各ペリファイを 可能として、高歩留りで高性能なデバイスの実現を目的 とする。



【特許請求の範囲】

[精来兵1] 複数の2・本のワード級化し、複数の ビット線(に)と、該各ワード級北よび核名ビット線の 送機所にそれぞれ設けられ電気的に外部から解離低圧を 制御できるM 1 Sトランジスタで構成された複数の不揮 発性のメモリセル(収)と、選択されたワード線3まがど ット線の交点(に関するメモリセルにデータを参加した。 第2込み回路(106)と、前記メモリセルに保持されたデ ータを提出して出力するをさンスアンブ(107)とを具備する 本単序な経験型であって、

1

前記2¹ 本のワード線のうち2¹ 本 (n>m) のワード 線で構成されるワード線プロック中のワード線を同時に 選択する手段(101,102,120) と、

前記2・本のワード線で構成されるワード線ブロック中の2・本のワード線で構成されるワード線ブロックを非 選択する手段(101,102,120) とき具價し、前記2・本の ワード線ブロック中の2・本のワード線ブロック中のワード線で大路がある場合、当後2・本のワード線ブロック中のワード線を非選択 すると共に、前記2・本で構成されるワード線ブロック 外に存在する2・本のワード線で構成されるワード線ブ ロック中のワード線を選択する(101,102,120;120,130) ようにたこととき特徴とする(101,102,120;120,130)

【請求項2】 前記選択されたワード線を負の電圧に設定し、且つ、前記非選択状態のワード線を零ポルト若しくは正の電圧に改定するようにしたことを特徴とする請求項1の半導体記憶装備。

【請求項3】 前記2°本で構成されるワード線プロックはリアルセルプロックを構成し、前記2°本のワード 線で構成されるワード線プロックは消去プロックを構成。 し、且つ、前記2°本で構成されるワード線プロック外 に存在する2°本のワード線で構成されるワード線プロ ックは1次長セルプロックを構成したことを特徴とする請 東省 10半線など機算機。

【請求項4】 複数の2°本のリード線(乳)と、複数の ビット線(肌)と、核各リード線もよび核合とット線の交 接側所にそれぞれ設けられ電気的に外部から開催阻在 制御できるMISトランジスタで構成された複数の不押 発性のメモリセル(似)と、選択されたワード線およびピ ット線の交点に位置するメモリセルにデータを書き込む 書き込み回路(106)と、前起メモリセルに保持されたデ ータを使出して出力するセンスアンプ(107)とを具備す る半線な影響は関アホーア

前記2 * 本のワード線のうち2 * 本 (n>m) のワード 線で構成されるワード線プロック中のワード線を同時に 選択する手段(101,102,120) と、

前配2* 本のワード線で構成されるワード線プロック中 (請求) の2* 本 (m) × k) で構成されるワード線プロックを非 クに分割 競択する手段(101,102,120) とを異常し、前配2* 本の 続リア」 ワード線で構成されるワード線プロック中の非張択状態 50 (6) と、

のワード編章位よりも関値が低いセルトランジスタに は、数セルトランジスタにより、また。 おり間度が高くなるように書き込みを行い、且つ、前記 2*本で構成されるワード線プロック外の2*本で構成 されるワード線プロックを元なワード線として使用する ようにしたことを特徴さる3半様で協士便

(額)東耳5] 権数のワード線(町)と、複数のビット線 (乱)と、該各ワード線もよび該各ビット線の交差関所に それぞれ限けられ電気的に外部から解価電圧を制御でき 30 MISトランジスタで構成された複数の不揮発性中の メモリセル(明C)、選択されたワード線およびビット線 の交点に位置するメモリセルにデックを書き込む書き込 み回路(106)と、前記メモリセルに保持されたデータを 検出して出力するセンスアンプ(107)とを具備する半導 体記憶装置であって、

前記ワード線に接続されたセルトランジスタに対して抜 セルトランジスタに非選択状態のワード線電位よりも関 値が高くなるように書き込む場合、該セルトランジスタ のドレインに供給される電流を、当該セルトランジスタ のチャネル電波を越えないように、前記ワード線を制御 するようにしたことを発を上する半導なば慢装置。

[請求項6] 複数のワード線(印)と、複数のビット線 (印)と、該各ワード線和よび該名ビット級の交差側所に それぞれ設けられ電気的に外急から阿信僧圧を制質でき るMISトランジスタで構成された複数の不揮発性のメ モリセル(収)と、選供されたワード線およびビット線の 交点に位置するメモリセルドデータを書き込む等の 同路(106)と、前記メモリセルに保持されたデータを検 出して出力するセンスアンブ(107)とを具備する半導体 形積機能アホスト

市記センスアンブの判定環底を2つの大きさの異なるロードトランジスタをオンにする組み合せで変化させ、通常のデーク酸み出し処理。 消去時のベリファイ処理、および、害を込み時のベリファイ処理の3つの処理状態を実効するようにしたことを特徴とする半導体記憶装置、

【請求項7】 前妃ワード線に接続されたセルトランジ スタの書き込みペリファイ時および消去ペリファイ時の ワード線電圧は、基準電圧 (Vss) を昇圧して発生する ようにしたことを特徴とする請求項1~6のいずれかの) 半導体配値装配。

【請求項目】 前記ワード級に接続されたセルトランジスクの書き込みペリファイ時あよび消去ペリファイ時のワード級電圧は、同一工程で作成されるアチャネル型トランジスタもよびバチャネル型トランジスタを低がにダイオード接続して構成するようにしたことを特徴とする請求項1~6 のいずれのや事体上偿益限。

【請求項9】 複数のメモリセルを有し、複数のプロックに分割されたリアルセル(208) と、

該リアルセルにおける欠陥個所を置き換える冗長セル(2 06) と 前記リアルセルの各プロックにおける欠陥アドレスを示 す複数の欠陥アドレス指定手段(201A, TA, 201B, Ta)

該複数の欠陥アドレス指定手段に対して共通に設けら れ、前記複数の欠陥アドレスと前記リアルセルの各プロ ックにおけるアドレスとを比較するアドレス比較手段(2 04) とを具備することを特徴とする半導体記憶装置。

【請求項10】 前記半進体記憶装置は、

前記欠陥アドレス指定手段および前記アドレス比較手段 を有する冗長同路(200) と、

該冗長回路の出力および前記分割されたリアルセルのブ ロックを指定するブロックアドレスが供給され、該指定 されたリアルセルのプロックにおけるメモリセルの選択 および非選択を制御するリアルセル選択手段(205)と、 前紀冗長回路の出力および前記プロックアドレスが供給 され、前記冗長セルの選択および非選択を制御する冗長 セル選択手段(205) とを具備する請求項9の半導体記憶 装栅.

【請求項11】 複数のメモリセルを有するリアルセル アレイ(208) と、

リアルセルにおける欠陥個所を置き換える冗長セル(20) 6) と、

外部からのアドレス入力において欠陥のあるアドレスに データを書き込む冗長情報記憶用セルアレイ(221: 221. 223) と、

該冗長情報記憶用セルアレイを前記アドレス入力により 選択するセル選択同路(220) と、

該セル選択同路の出力に対応した前記冗長情報記憶用セ ルアレイの出力を読み出して、冗長信号を出力する読み 出し回路(222: 222,224)とを具備する半導体記憶装置。

【請求項12】 電気的に情報の書き換えが可能な不揮 発性のメモリセルを有し、該メモリセルに対する情報の 書き込み若しくは消去を該半導体記憶装置の内に設けた 内部アルゴリズムに従って自動的に行なう半導体記憶装 置であって、

前記内部アルゴリズムにおける前記メモリセルに対する 情報の書き込み若しくは消去時間許容値を可変にするよ うにしたことを特徴とする半導体記憶装置。

【請求項13】 前記最大パルス印加向数の変更は、出 荷試験時において、通常よりも厳しい条件となるように 40 眩暈大パルス印加回数を少なくするようにしたことを特 微とする請求項12の半導体記憶装置。

【請求項14】 複数のワード線(肌)と、複数のピット 線(BL)と、該各ワード線および該各ピット線の交差個所 にそれぞれ設けられ電気的に外部から関値電圧を制御で きるMISトランジスタで構成された複数のメモリセル (MCO) と、書き込み用電圧(Vpp) を前記メモリセルのド レインに印加する書き込み電圧供給用トランジスタ(40 6) とを具備する半導体記憶装置であって、

ISトランジスタで構成し、前記書き込み用電圧を前記 メモリセルのドレインに有効に印加するようにしたこと を特徴とする半導体記憶装置。

【請求項15】 複数のワード線(肌)と、複数のビット 線(BL)と、該各ワード線および該各ピット線の交差個所 にそれぞれ設けられ電気的に外部から関値電圧を制御で きるMISトランジスタで構成された複数のメモリセル (MCO) と、書き込み用電圧(Vpp) を前記メモリセルのド レインに印加する書き込み電圧供給用トランジスタ(40

10 6) と、

前記書き込み電圧供給用トランジスタをNチャネル型M ISトランジスタで構成し、ゲート電板を書き込み用電 圧と該Nチャネル型MISトランジスタの閾値重圧の和 以上に昇圧する昇圧手段を具備することを特徴とする半 進体紀榜装留.

【請求項16】 複数のワード線(乳)と、複数のビット 線(BL)と、該各ワード線および該各ピット線の交差個所 にそれぞれ設けられフローティングゲートへの電荷の注 入の有無により電気的に外部から関値電圧を制御できる MISトランジスタで構成された複数のメモリセルトラ ンジスタ(MC)を有するメモリセルアレイとを具備し、該 メモリセルアレイの複数のメモリセルトランジスタのフ ローティングゲートより同時に重荷の放出を行って一括 消去を行い得る半進体配憶装置であって、

読み出し時の選択ワード線に対して通常の選択電圧を印 加し、該選択ワード線に接続されたメモリセルトランジ スタを選択する第1の重源同路(5021)と、

読み出し時の非選択ワード線に対して、前記一括消去に より過剰消去状態になったメモリセルトランジスタを含 めて非選択にする第2の重要回路(5025)とを具備するこ とを特徴とする半導体記憶装置。

【請求項17】 前記メモリセルトランジスタをエンハ ンスメント型のNチャネル型MISトランジスタで構成 し、前記第1の電源回路を通常の正重圧 (Vcc) を発生 する正電圧電源として構成し、且つ、前記第2の電源回 路を前記一括消去による過剰消去でデブレッション型と して機能するようになった前紀Nチャネル型MISトラ ンジスタをカットオフする所定の負電圧を発生する負電 圧電源として構成したことを特徴とする請求項16の半 導体記憶装置。

【請求項18】 複数のワード線(肛)と、複数のピット 線(BL)と、該各ワード線および該各ビット線の交差個所 にそれぞれ設けられフローティングゲートへの電荷の注 入の有無により電気的に外部から閾値電圧を制御できる MISトランジスタで構成された複数のメモリセルトラ ンジスタ(MC)を有するメモリセルアレイとを具備し、該 メモリセルアレイの複数のメモリセルトランジスタのフ ローティングゲートより同時に電荷の放出を行って一括 消去を行い得る半導体配像装置であって、

前記書き込み電圧供給用トランジスタをPチャネル型M 50 読み出し時の選択ワード線に対して通常の電圧を印加

し、該選択ワード線に接続されたメモリセルトランジス タを選択する第1のロウデコーダ(5221)と、

鉄道駅ワード線に接続されたメモリセルトランジスタの ソースに対して売電化の電熱電圧 (Vss) を印加する と共に、読み出し時の非選界ワード線は接続された全て のメモリセルトランジスタのソースに対して前記一括手 まにより強制所表地限にかったメモリセルトランダスタ を含めて非選択状態とする電圧を印加する第2のロウデ コーダ(S222)とを見備することを特徴とする半導体記憶 装備。

【請求項19】 前記メモリセルトランジスタをエンハ ンスメント型のNチャネル型MISトランジスタで構成 、

解記簿2のロウデコーダを、選択ワード線に接続された 太モリセルトランジスタのソースに対して低電位の電談 電圧 (Vss) を印加し、非選択ワード線に接続された金 でのメモリセルトランジスタのソースに対して選択され たビット線のレベル以上の電圧を印加するようにしたこ と参榜をよる当ま項目8の半導体に健装置。

【請求項20】 前記第2のロウデコーダは、読み出し 20 電 時の非選択ワード線に接続された全てのノモリセルトラ ンジスタのソースに対して、前記選択されたピット線の レベルと等しい地圧を印加するようにしたことを特徴と 271 する前次項190半導体に保险費。 271

【請求項21】 被数のワード線(用)と、後数のピット 線(BL)と、該各ワード線および該各ピット線の交差側所 にそれぞれ設けられフローティングゲートへの嘱咐の往 入の有無により電気的に外部から関値電圧を制御できる MISトランジスクで構成された複数のメモリセルトラ ンジスク(BC)を有するメモリセルアレイとを具備し、該 メモリセルアレイの複数のメモリセルトランジスタのフ ローティングゲートと同時で重仮の放出を行って一括 消去を行い得る半導体配態装置の過剰消去でル被済方法 であって前配一括由去により遊剌所去とか表がました。 レトランジスタを使用し、該理別法のメモリセルトラ ンジスクに対して書き込み処理を行って該遇剰消去とと ったメモリセルトランジスクを放済するようにしたこと を特徴さする半導体配慮接慮の過剰消去とル数方方法。

【請求項22】 複数のワード線(肌)と、複数のビット線(肌)と、核のシード線(加)と、核各ビット線の交差側所 40 にそれぞれ設けられてローティングゲートへの電荷の注入の有無により電気的に外部から隣領電圧を制御できるMISトランジスタで構成された複数のメモリセルトランジスタ(収)を育する大・セーセルアレイとを具備する半減な任命機関できる、メニな任命機関できる、メニな任命機関できる、メニな任命機関できる。

消去前に前記メモリセルアレイの全でのメモリセルトランジスタに対して書き込み処理を行う消去前書き込み手 殴と、

該消去前書き込みが行われたメモリセルアレイの全ての メモリセルトランジスタに対して消去処理および消去べ 50

リファイを行う消去手段と、

該消去処理および消去ペリファイが行われたメモリセル アレイにおいて、過剰消去のメモリセルトランジスタを 検出する過剰消去セル検出手段と、

該検出された過剰消去セルに対して書き込み処理を行っ て過剰消去セルを救済する過剰消去セル救済手段とを具 備することを特徴とする半導体配憶装置。

「請求用 2 3 2 複数のワード線(用)と、複数のピット 線(BL)と、該各ワード線和よび該各ピット線の交差関所 20 にそれぞれ設けられ電気的に外格から製修電圧を衝倒で きるMISトランジスタマ構成された複数の不得発性の メモリセル(KD)とを具備し、接接数の不得発性の ルは、プロックアドレスパッファからのプロック選択信 号により選択される後数のセルブロック(310,820)を構 成している半導体を指数を呼びあって、

前配各セルブロックは、データ消去手段を備え、且つ、 前配ブロック選択信号をラッチする手段を有し、該ブロ ック選択信号がラッチされたセルブロックのデータ消去 を同時に行うようにしたことを特徴とする半導体配億装 優.

[請求項24] 納記半導体配性装置は、前記をセルブ ロックにおけるセルデータを判定するデータ判定回路(7 271,7272) と、書名込み並びた書き込みペリファイ時の 期待値データおよび前去ペリファイ時の即特値データを 格封する時待億プータ籍和回路(7021,7022) と、前記デ 一夕判定回路の出力信号と前記期待億データとを比較し 一般信号を発生する一般回路(7031,7022) と、前記各セ ルブロックに対する一般信号の急速模をとる論型の 04) とを備えることを特徴とする請求項23の半導体記 (報告費)

「佛承現25」 前記半導体配盤装置は、前記各セルブ ロックにおけるセルデータを判定するデータ判定回路(7 271,7272) と、書き込みが以ファイ時の期待億データを 発生する関や値データ発生回路(704,7042) と、前記データ判定回路の出力幅がデータを出飲し、 一女間等を発生する一般回路(7031,7032) と、前記データでは、 が記されています。 のうと解えなことを特徴とする解決項23の半導体記 他装置。

【発明の詳細な説明】

[0001]

I産業上の利用分割、本発明は半事体配憶装置に関し、 特に、フラッシュメモリ等の電気的一括消去型の不揮発 性半導体配億接置に関する。従来、紫外線による消去可 能で電気的に書き込み可能な不押弊性半導体配整装度と してEPRの粉が使用されており、また、近年、電気的 に書き換え可能な不揮発性半導体配強装置としてフラッ シュメモリが往日されている。これらの不揮発性半導体 配機装置における不易回路となどまさい。 或いは、過剰消去対策等の改良が要望されている。 【0002】

【従来の技術】図11は本祭明の第1の形態が適用される半導体配售装置に使用するメモリシル(MC)を示し、電気的一折消光型不揮発性半導体配度装置(クラッシュメモリ)におけるセルトランジスタ(スモリセルMC)の動作を説明するための図である。同図に示されるように、セルトランジスタは、ソース-ドレイン間にどの復成とも絶縁されたフローティングゲートFGの設けられ、数フローディングゲートFGのよにコントロール 10ゲートGの表にコントロール 10ゲートGの表にコントロール 10ゲートGの表にコントロール 10ゲートGの表にコントロール 10ゲートGの表にコントロール 10ゲートGの表にないる。

[0003] 書き込み時には、ドレイン機能力Dに印加 するドレイン電圧V1を記憶循節電圧Vcととし、コント ロールゲートCGに印加するゲート電圧V18を正の高電 圧(~+10ボルト起度)とし、ソース領域SSに印加す るソース電圧V3を零ポルトとして、ドレイン端子DDD からフローデングゲート(FG) に番子を注入してデータ "0"を書き込む。ここで、ドレイン電圧V4 には、書き込み用の電源理圧V9かが存れずればそれを使用することができる。ここに、ゲート電ビV3 に切加する高電圧 とかできる。さらに、ゲート電圧V3 に切加する高電圧 は上記の書き込み用電圧Vpoを使用してもよく、また、電源電圧Vcvoら昇圧により発生させた電圧を使用して もより。

[0004] 消去時には、ゲート電圧Vg を負の高電圧 (~10ボルト程度)とし、ドレイン電圧Vd をオープン(ドレイン環境)をフローティング状態)とし、モレて、ソワース電圧Vs を電源電圧Vccとして、フローティングゲート(FG)からソース場下(SS)に電子を引き抜いて消去 (データ "1"の書き込め)を行う。また、読み出し時には、ゲート電圧Vg を電源電圧Vccとし、ドレイ 20電圧Vd を定は、ボルト程度とし、モレて、ソース電圧Vd を定は、ボルト程度とし、ドレイン電流が能れるか否かでセルトランジスタに書き込まれているデータが "1"か"の"かを判別でる。

[0006] 図2は本発明に係る半導体記憶装置の第1の形態に対応する関連技術の半導体記憶設置の一時を示すプロクロ協致である。同時において、参照特別11はロウアドレスパッファ、112はロウガコーグ、113はデータイパッファ、114はコラムデコーグ、113はデータイパッファ、116は書き込み回路、117はセンスアンブ、1 4018は食匠発生回路、そして、119はソース電源回路を示している。また、参照符号Bはビナト線、Pにはアード線を示し、また、Wは書き込み時に高レベル"H"となる書き込み時間信号、Eに消去時に高レベル"H"となる書き込み時間信号を示している。また、

【0006】 図2に示す半導体記憶装置において、読み 出し時には、ロウアドレスおよびコラムアドレスにより ワード線WLおよびピット線BLがそれぞれー本ずつ選 駅され、センスアンブ117 によりその選択されたメモリ セルMC (セルトランジスタ) が電流を渡すかどうかに 50 より、該選択されたセルトランジスタに書き込まれている内容がデータ"1"或いはデータ"0"かを判別して出力する。

【0007】データ書き込み時には、書き込み制御信号 Wを高レベル"II"として書き込み回路116 からパス線 BUSに書き込み電圧を供給し、コラムデコーダ114 に より所定のピット線BLにパス線BUSを接続し、さら に、ロウデコーダ112 によりワード線WLに書き込み電 圧を供給する。また、消失時においては、消失制御信号 Eを高レベル "H" としてソース電源回路119 によりセ ルトランジスタMCのソースラインに消去電圧を印加す ると共に、コラムアドレスパッファ113 によりピット線 BLを非選択とする。さらに、ロウアドレスパッファ11 1 により所定の数のワード線WLを同時選択すると共 に、ロウデコーダ112 により選択されたワード線WLに 低レベル"L"を与え、且つ、非選択のワード線にWL に高レベル "H" を与え、そして、負電圧発生回路118 により上記低レベル "L" レベルのワード線WI.を負電 圧に設定する。

"H" となる信号である。 【0009】図5に示すロウデコーダ112は、読み出し 時において、書き込み制御信号Wが低レベル"L"であ るため、トランジスタT1, T2 により電源電圧Vccが導 入されると共に、アドレス入力(ロウアドレスパッファ 111 からの出力) により、所定のデコーダが選択 (例え ば、図5中のノードN: が高レベル "H") となる。こ の状態で、信号 o ** に高レベル "H" のパルス信号が与 えられると、ノードN2, N4 が零ポルトにリセットされ ると共に、信号 o m が低レベル "L" に復帰するのに応 じてノードN2 が電源電圧Vccに充電される。さらに、 トランジスタTs, Tr のセルフプートストラップ効果に より、ノードNoも電源電圧Vccレベルに充電される。 ここで、コラムデコーダ114 における動作も、 F述した ロウデコーダ112 の動作と同様であり、結局、所定のワ ード線WI.に電源電圧Vccが印加されると共に、所定の ピット線BLをセンスアンプ117 に接続するようになっ ている.

50 【0010】図7は図2の半導体記憶装置における書き

込み回路116 の一例を示す回路図であり、図8はソース 重源回路119 の一例を示す回路図である。図7に示す書 き込み回路116 において、書き込み制御信号Wが高レベ ル "H" で且つデータが低レベル "L" (反転レベル信 号 /DATAが高レベル "II")のとき、パス線BUSには世 源電圧Vccを昇圧した高電圧が供給され、これにより所 定のセルトランジスタに書き込み処理を行なうことがで きるようになっている。ここで、/DATAは、データ 1/0 パッファ115 より書き込み信号として書き込み同路 116 に転送される信号である。

【0011】消去時においては、消去制御信号Eは高レ ベル "H" レベルとなり、図3のコラムアドレスパッフ ァ113 においては、出力Aおよび/Aがともに低レベル "L" となる。これらの出力Aおよび/Aは、コラムデ コーダ114 に入力されて、コラム (ピット線BL) は非 選択状態となり、該ビット線BLは電気的にいかなるノ ードとも切り離される。また、ロウアドレスパッファ11 1 においては、全部でn個存在するもののうちm個に消 去制御信号Eを印加するように構成する。これにより、 2 本のワード線を図5のロウデコーダ112 により同時 20 に選択することが可能となる。尚、ロウデコーダ112 に おいては、消去制御信号Eが高レベル"H"であるた め、ノードN: は零ポルトになり、ノードN: には高レ ベル "H" が印加される。これにより、選択されたワー ド線WLには低レベル"L"を印加し、非選択のワード 線WLには高レベル"H"を印加することが可能とな

【0012】ここで、低レベル"L"のワード線WL は、負電圧発生回路118 により消去電圧に設定されると 共に、高レベル"H"のワード線WI.は、図5における 30 ノアゲートの出力N。の電位が常に低レベル"L"とな って信号φがノードN。に接続された容量素子に伝達さ れなくなるため高レベル "H" を保持する。このとき、 セルトランジスタMCのソースSSには、図8に示すソ ース電源回路119 により電源電圧Vccが印加される。こ れにより、2 本のワード線を単位にしたワード線プロ ック中のセルトランジスタのデータを同時に消失するこ とが可能となる。

【0013】図9は図2の半導体記憶装置におけるヤン スアンプ117 の一例を示す回路図である。図9に示すセ 40 ンスアンプ117 においては、選択されたセルトランジス タMCのドレイン電流がトランジスタTs の流すことの できる電流より大きいか、或いは、小さいかにより、該 センスアンプ117 出力を高レベル "H" または低レベル "L" とする。ここで、トランジスタTa. Tia. Tii. T11は、パス線BUSの電位を1ポルト程度に設定する パイアス回路を構成している。

【0014】巻き込み時においては、書き込み制御信号 Wを高レベル"H"とし、信号 かを所定の周波数で振幅

Toにより書き込み電圧が供給される。そして、信号 o 1 による読み出し時と同様に高レベル "H" のパルスを 印加すると、ノードN・は書き込み番圧に充価されると 共に、ノードNa もトランジスタTa, Tr によるセルフ プートストラップ効果によりノードN。と同じレベルに 充電される。コラムデコーダ114 におていも動作は同様 であり、結局、所定のワード線WLには書き込み電圧が 供給されると共に、ピット線BLは書き込み同路116 に 接続されることになる。

10

10 [0015]

【発明が解決しようとする課題】 M2~M3を裁細して 説明したように、関連技術としての半邁体紀憶装置 (フ ラッシュメモリ) においては、消去セルブロックは、通 常、512kビット程度の大きな容量を単位とされるこ とが多く、このブロック中に欠陥セルが存在する場合に は、この大きなプロックをそのまま大きな容量を有する 冗長セルブロックに置き換える冗長方式しか使用できな い。そのため、効塞の良い(少ないスペア用セルで多く の欠陥セルを置き換える) 冗長を行なうことが困難とな 11が過剰消去となっていると、メモリセルMC11を介し

っている。具体的に、例えば、図1中のメモリセルMC てピット線BL』に電流が常に流れ、正確な読み出し処 理および書き込み処理を行うことができない。

【0016】図10は半導体記憶装置(フラッシュメモ リ) における書き込み特性曲線の一例を示す図である。 上述した関連技術の半導体記憶装置の構成では、書き込 み用のドレイン電圧を電源電圧Vccから昇圧して使用し ているため、書き込み回路のビット線への駆動能力の限 界からピット線に大きな電流を流すとピット線電位が低 下するようになっている。過剰消去となったセルトラン ジスタの特件によっては、図10中の実績で示されるよ うに、セルトランジスタの書き込み特性曲線は、書き込 み回路116 のロードカープと書き込みの不可能な領域A でぶつかり、書き込みが不可となる事態に陥いることも 考えられる(D~B点でないと書き込みは不可)。ま た、消去および書き込みベリファイ用のワード線電圧 は、外部書き込み用電圧を降圧して使用するのが一般で あるが、本構成では、外部書き込み用領圧を使用しない 構成なので、ベリファイ動作を行なうことが困難である とともに、ワード線冗長の場合に過剰消去となったセル トランジスタを単にスペア用セル (スペア用ワード線) で置き換えてもデバイスの正常動作は望めない。この場 合、その過剰消去になったセルに再び書き込みを行うこ とにより過剰消去が解消され正常な冗長動作を実現可と できるが、過剰消去のセルは図10中のA点付近でより 電流が大きくなるため、上記理由により書き込みが更に 困難となりうる。

【0017】本発明の第1の形能は、ワード線冗長を有 効に導入すると共に、安定した書き込みおよび各ペリフ させる。このとき、ノードN: には、トランジスタT4, 50 ァイを可能として、高歩留りで高性能なデバイスの実現 11

を目的とする。 【0018】

【課題を解決するための手段】図1は本発明に係る半導 体記憶装置の第1の形態の一実施例を示す回路図であ る。本発明の第1の形態によれば、複数の2 本のワー ド線WLと、複数のピット線BLと、該各ワード線およ び該各ピット線の交差個所にそれぞれ設けられ電気的に 外部から関値電圧を制御できるMISトランジスタで構 成された複数の不揮発性のメモリセルMCと、選択され たワード線およびビット線の交点に位置するメモリセル 10 にデータを書き込む書き込み回路106 と、前記メモリセ ルに保持されたデータを検出して出力するセンスアンプ 107 とを具備する半導体配憶装置であって、前記2°本 のワード線のうち 2º 本 (n>m) のワード線で構成さ カるワード等ブロック中のワード等を同時に選択する手 段101, 102, 120 と、前記 2* 本のワード線で構成される ワード線プロック中の21 本 (m>k) で構成されるワ ード線プロックを非選択する手段101,102,120 とを具備 し、前記2*本のワード線プロック中の2*本のワード 線プロック中のワード線に欠陥がある場合、当該2 本 20 のワード線プロック中の21 本のワード線プロック中の ワード線を非選択すると共に、前記2 本で構成される ワード線プロック外に存在する21 本のワード線で構成 されるワード線プロック中のワード線を選択する101.10 2,120; 120,130ようにしたことを特徴とする半導体記憶 装置が提供される。

[0019]

【作用】本発明の半導体記憶装置の第1の形態によれ ば、2 本のワード線プロック中の2 本のワード線プ ロック中のワード線に欠陥がある場合。2 本のワード 30 線プロック中の21 本のワード線プロック中のワード線 を非選択すると共に、2 本で構成されるワード線プロ ック外に存在する 21 本のワード線で構成されるワード 線プロック中のワード線を選択するようになっている。 ここで、書き込み処理に付いては、ゲート電圧を制御し て、後述する図10中の点線のような書き込み回路の口 ードカーブの電流値を越えないようにセルの書き込みた ープを実現させ書き込みを行なえばよい。また、ベリフ ァイに関しては、ワード線電圧をVccの昇圧および降圧 により発生させるか、或いは、センスアンプのデータ判 40 定電流値を制御する。さらに、過剰消去のセルを冗長救 済するには、過剰消去になったセルに対して再びデータ を書き込んだ後に冗長を行なう。

[0020]以上により。本発明の半導体記憶金體の第 1の形態によれば、効率の良いワード線冗長が印能とな り。また、外部書き込み確認をよりた場合(例名ば、 5ボルト単一電部)にした場合でも効果的に書き込みが できる。さらに、本発明の中導体配陰装置の第1の形態 によれば、温剰削去のセルドも書き込むことが可能とな り、漫剰消去せルの冗長も可能になると共に、ペリファ 50

12 イも良好に行なうことができる。

[0021]

【実施例】以下、図面を参照して本発明に係る半道体記 憶装置の各実施例を説明する。まず、図1および図11 ~図19を参照して太発明に係る半導体記憶装置の第1 の形態を説明する。図1は本発明に係る半導体記憶装置 (フラッシュメモリ) の第1の形態の一実施例を示すプ ロック回路図である。図1から明らかなように、本実施 例の半導体記憶装置は、図2に示す関連技術の半導体記 憶装置に対して、入力アドレスと不良アドレスを比較す る一致回路120、および、 冗長ロウデコーダ130 が追加さ れた構成となっている。ここで、本実施例の半導体記憶 装置におけるロウアドレスパッファ101、ロウデコーダ10 2. コラムアドレスパッファ103. コラムデコーダ104. デー タ1/0 パッファ105。書き込み同路106、センスアンプ107。 負電圧発生回路108,および、ソース電源回路109 は、図 2の関連技術の半導体記憶装置におけるロウアドレスパ ッファ111. ロウデコーダ112. コラムアドレスパッファ11 3. コラムデコーダ114. データI/0 パッファ115. 書き込み 回路116, センスアンプ117, 負電圧発生回路118, および、 ソース電源回路119 に対応するものである。

【0022】本実施例における動作を説明すると、ます、読み出し時および書き込み時においては、一数回路 120 に格倫された不良アドレスと入力されるアドレスが 一変した場合、該一数回路120 からの出力信号はロウア ドレスパッファ101 まよびた是ロウデコーダ30 に入力 され、ロウデコーダ102 を非選択状態にすると共に、冗 長ロウデコーダ102 を非選択状態にすると共に、冗 核ロルをアクセスする代わりに冗長セルをアクセスする 10 ことができる。消去時においてほ、北気制御信号下が高 レベル "H" となり、コラムアドレスパッファ103、ロウ アドレスパッファ101、ロウデコーダ102、一般回路120、お よび、近長ロウデコーダ130 に入力される。 【0023】まず、セルアイ中に欠給セルトランジス

夕(欠陥セル)が存在しないとき(冗長していないと き) は、上述したのと全く同様の動作をする。すなわ ち、一致回路120 からの冗長制御信号REDは、いずれ の回路をも冗長動作させないような論理となっている。 次に、或るリード線上に欠陥セルが存在し、一致同路12 0 にその欠陥セルのアドレスが格納されている場合を考 える。本実施例では、全体のワード線数を2*本とし、 消去プロックの大きさは2 本のワード線で構成され、 また、21 本のスペアワード線を備えた構成を例にして いる。書き込み時および読み出し時を考えると、一致回 路120 中の不良アドレス格納用メモリ素子のピットの必 要数はn-k個となり、また、消去ブロック中のワード 線の数は2 本なので消去プロックを選択するためには n-m個のアドレスのピット数が必要となる。消去時に おいては、或る2。本で構成されるワード線プロックを 選択するためn-m個のワード線プロック選択アドレス

が入力されることになる。この入力アドレスは、一致回 路120 に格納されたn-k個のアドレスピットのうちn -m側の上位からのアドレスと比較され、もし、この人 カアドレスと格納されているn-m側のアドレスが一致 したとすると、欠陥を含む21 本のワード線ブロックが その消去プロック中に存在することを示す。

【0024】上紀した2*本で構成されるワード線プロ ック中で、欠陥を含んだ21 本で構成されるワード線ブ ロックを示すアドレス情報は、一致回路120 に終納され たアドレス情報のうちm-k個で示される残りのピット 10 で示されることになる。すなわち、本実施例の半導体配 憶装置は、m-k個のアドレスで指定される2º 本のワ ード線プロック中の21 本で構成されるワード線プロッ クを、ロウデコーダ102 により非選択とすると共に、n -m個のアドレスが一致した場合に、消失時には、冗長 ロウデコーダ130 を選択して2 本で構成される消去ブ ロックの内の21 本単位で構成したワード線プロックの 消去冗長を行うことができるようになっている。

【0025】図12は図1の半導体配憶装置におけるロ ウアドレスパッファ101 の一例を示す回路図、図13は 20 ロウデコーダ102 の一例の要部を示す回路図。そして、 図14は一致回路120の一例を示す回路図である。図1 2に示されるように、全体で n 個のロウアドレスパッフ r101 の内、下位のm個には消去制御信号Eが入力さ れ、これにより、2 本のワード線が消去時に全選択さ れることになる。ここで、上記m個のアドレスパッファ の内のいずれか一つには冗長制御信号RFDが入力さ れ、これにより、書き込み時および読み出し時におい て、冗長制御信号REDが高レベル "H" のとき (不良 アドレスと入力アドレスが一致したとき) ワード線WI. 30 を非選択とするようになっている。

【0026】ここで、冗長制御信号REDは、図14に 示す一致回路120 の出力信号であり、この一致回路120 は、21 本のワード線プロックを21 本のワード線中か ら選択するために必要なアドレス記憶用ヒューズと、元 長使用の信号を記憶するヒューズ (RUSE) を備えて いる。そして、消去時以外は、消去制御信号Eが低レベ ル "L" なので、全てのヒューズの情報と入力アドレス が一致しないと冗長制御信号REDは高レベル"H"と 131 (すなわち上位n-m個のアドレス) が一致するだ けで冗長制御信号REDが高レベル"H"となる。ま た、アドレス Anak+: ~ Ana (m-k個のアドレス) のヒューズのデータは直接外部にとり出され、図12に 示すナンドゲートに入力される。これにより2 本中の ワード線のうち 21 本のワード線で構成されるプロック を非選択とすることができる。また、同時に、冗長制御 信号REDは冗長用ロウデコーダに入力され、スペアワ ード線を選択するため2"本のワード線で構成される消

ックを冗長することが可能となる。

【0027】ところで、フラッシュメモリにおいては、 過剰消去による不良で歩留りを下げることがよくある。 上述した半導体記憶装置の構成では、ビット線がスペア セルとリアルセルで共涌となっているため、スペアセル で過剰消去セルを置き換えただけでは、冗長救済するこ とはできない。具体的に、例えば、図11においてメモ リセル (セルトランジスタ) MC11 が過剰消去セルとす ると、該遇剰消去セルMC11を冗長セルMCR11で置き 換えた場合、ワード線WL:を低レベル"L"にしても 過剰消去セルMC11が電流を流すため、このピット線B L: 上に存在するセルのデータ (データ "0") を正常 に読み出すことはできないからである。しかしながら、 この問題は、過剰消去セルを冗長する前に、そのセルに データ"0"を書き込み、すなわち、フローティングゲ ートへ電子を注入し、その後に冗長を行なえば容易に解 決することができる。

14

【0028】過剰消失されたセルにおいては、フローテ ィングゲートが正に帯電しているために、図10に示す セルの書き込み特性曲線において、A点の電流がさらに 増すことになり、書き込みがおこなえないことになる。 これを解決するには、書き込み時にゲートレベルを制御 してA点付近のセルトランジスタの電流が書き込み同路 106 のロードカープを載えない状態を作るように制御す る必要がある。これを実現するには、書き込み時にワー ド線WLを連続パルス状に動作させることで容易に行な うことができる。すなわち、ワード線WILを連続パルス 的に動作させた場合、図10の書き込み特性曲線におい ては、ワード線WLが低レベル"L"から高レベル "H"へ、或いは、高レベル "H" から低レベル "L" への遷移中に、必ず曲線C (図10中の破線の特件曲 線)を実現することができ、フローティングゲートの状 態がいかなる場合においても書き込みが可能となる。

【0029】図15は図1の半導体記憶装置におけるロ ウデコーダ102 の一例の要部を示す回路図であり、図5 を参照して説明した関連技術の半導体記憶装置のロウデ コーダ112 における入力部Bに対応する回路構成を示す 図である。ここで、図15のノアゲートの入力に供給さ れる信号oWは、図16に示すパルス状の波形とされて はならないが、消去のときは、アドレス $Axx_1 + 1 \sim A$ 40 いる。これにより、図5中のノードN2 の電位を繋ボル トと書き込み電位との間で連続的に振幅させることがで き、ワード線WLに連続パルスを与えることが可能とな る。ここで、書き込み処理および消去処理は、ベリファ イを行いながら実行するのが一般的であり、また、これ らのペリファイは、ペリファイ電圧をワード線に印加し てデータを読み出すことによって実行するのが一般的で ある。また、ベリファイ電圧は、デバイスの周囲環境が 変化(電源電圧等が変化)しても一定であることが望ま しいが、そのためには、デパイスの基準電位 (Vss) を 去プロック中の2º 本で構成される任意のワード線プロ 50 基準にして昇圧により作成するのが有効である。尚、バ

ルスを与える以外にも、ワード線に対して中間電圧を生 成する同路を用いてもよい。

【0030】図17は図1の半導体配憶装置におけるペ リファイ電圧発生回路150 の一例を示す回路図であり、 図5に示すロウデコーダ回路112(102)中のノードN: に 印加するペリファイ電圧を発生するための回路である。 図17に示されるように、ベリファイ電圧発生回路150 は、クランプ回路151、発振回路152、および、昇圧回路15 3 より構成されている。クランプ回路151 において、ト ランジスタ T_{13} 、 T_{14} はクランプ電圧を決定する回路で 10 ありPチャネル型およびNチャネル型のMOSトランジ スタが直列にダイオード接続されている。ここで、CM OSプロセスにおいて、各チャネル領域の作成は同一工 程で行なわれるため、各トランジスタにおけるしきい値 のずれは相補的に打ち消され、その結果、安定したクラ ンプ電圧が得られることになる。

【0031】トランジスタTisは、しきい値が~零ポル トのNチャネル型MOSトランジスタであり、発振回路 152 に対してクランプ電圧を供給するようになってい ssを基準に動作し、これにより、ペリファイ電圧(ノー ドN:の電位)は、電源電圧に左右されずに安定した値 とすることができる。さらに、消去ベリファイおよび書 き込みペリファイは、その電圧値が異なるが、これは、 クランプ回路151 のトランジスタの段数 (T12, T14: ……)を変えれば容易に所定の電位のクランプ電圧を発 生することができる。ここで、参照符号V:は、ベリフ ァイ時に高レベル "H" となる信号である。尚、各ペリ ファイは、センスアンプの判定重流を変化させることで も実現することができる。

【0032】図18は図1の半導体記憶装置におけるセ ンスアンプ107 の一例を示す回路図である。同図に示さ れるように、センスアンプ107 は、ロード用トランジス タとしてPチャネル型トランジスタT₁₁、T₁₂を備えて いる。ここで、各トランジスタの電流供給能力は、Ti1 >T₁2の関係にある。また、フラッシュメモリの読み出 しモードには、消去ペリファイ、通常読み出し、およ び、書き込みベリファイの3つのモードがある。そし て、これら3つのモードにおけるロードトランジスタ (トータル) の大きさは、消去ペリファイ>通常リード 40 >書き込みペリファイの関係が必要となる。尚、図18 の回路における上記の関係は、消去ペリファイ時:Vn = Vxx = "L"、通常リード時: Vxx = "L"、Vxx = "H"、書き込みペリファイ時: Vx1= "H", Vx2= "L" として実現できる。

[0033] 図19は図18のセンスアンプに供給する 制御信号Vx1, Vx2を作成する論理回路の一例を示す回 路図である。同図において、参照符号Wvは書き込みべ リファイ信号、Evは消去ペリファイ信号を示してい る。本構成を採用した場合には、ベリファイ重圧の発生 50

16 に必要なロウデコーダの電源回路を簡略化することがで きるという利点がある。このように、本構成によれば、 ロードコントロール用の論理回路を追加することによ り、フラッシュメモリにおける消去ベリファイに適用す ることが可能となる。

【0034】次に、図20~図28を参照して本発明に 係る半導体記憶装置の第2の形態を説明する。 図20は 本発明に係る半導体記憶装置の第2の形態に対応する従 来の半導体記憶装置における冗長回路210 の一例を示す プロック回路図である。同図において、参照符号211 は ヒューズを示し、不良アドレスを記憶させるための素子 (欠陥アドレス指定手段) であり、切断しているかどう かでアドレスの高レベル"H"または低レベル"L"を 記憶させるようになっている。また、参照符号214 はア ドレス比較回路を示し、ヒューズ211 の情報と外部入力 アドレスが一致しているかどうかを比較判別するもので あり、一致すると、例えば、アドレス一致信号を高レベ ル "H" とするようになっている。

【0035】図21は図20に示す従来の冗長回路の構 る。また、昇圧回路153 は、低電源電圧(接地電圧) V 20 成例を示す図である。同図に示す冗長回路2100の構成例 においては、図20に示す冗長回路210を複数個設け、 それらの出力をナンドゲートおよびインパータを介して 出力することにより冗長信号を作成するようになってい る。そして、各入力アドレスが全ての冗長回路210 にお けるヒューズ(211)の情報と一致する場合にだけ、冗長 信号を高レベル "H" とし冗長セルのデータを読み出す ようになっている。

> 【0036】図22は図21に示す従来の冗長回路2100 を使用した半導体配憶装置の一例を示すプロック図であ る。同図に示す半導体記憶装置全体の構成図において、 冗長何路2100から冗長信号が出ると、リアルセル選択同 路217 によりリアルセル218の読み出しが禁止され、代 わりに冗長セル選択同路215 により冗長セル216 の読み 出しが行われる。これにより、欠陥のあるリアルセル部 分を冗長用セルで置き換えるようになっている。ここ で、図22において、参照符号219は、冗長セル216ま たはリアルセル218 の選択されたセルトランジスタ (メ モリセル) のデータを読み出すデータ読み出し同路を示 している。

> 【0037】上述した従来の方法では、ヒューズ1つに 対してアドレス比較回路が1つ必要になるため、多数の 欠陥部分を置き換えるには、その置き換え数だけのヒュ ーズおよびアドレス比較回路が必要となる。その結果、 従来の冗長回路では、チップ面積の増大を引き起こすと 共に、コストアップにもなっている。このように、半導 体記憶装置における従来の冗長方式では、回路数の増加 から、置き換え数が増加した場合にチップ面積が増加 し、また、コストアップにも繋がるという解決すべき謎 題がある。

【0038】図23は本発明に係る半導体記憶装置の第

17

2の形態における冗長回路の一実施例を示すプロック回 路図である。同図から明らかなように、本実施例の冗長 回路200 においては、図20の冗長回路210 におけるヒ ューズ211 として、トランジスタT, およびヒューズ20 1Aと、トランジスタT, およびヒューズ201Bとを設け、 外部入力アドレスAn (/An:アドレスAn の反転信号) の論理によりヒューズ201A、201B が選択されるようにな っている。ここで、アドレスAn (/An)は、複数のプロ ックに分割されたリアルセルを選択するプロック選択ア ドレスを示す上位アドレスを示している。このように、 本実施例の冗長回路200 によれば、1つのアドレス比較 回路214 を2つのヒューズ201A,201B で共用することに よって、全体としてのアドレス比較回路214 の数を削減 し、チップ面積の増大およびコストアップを抑えるよう になっている。

【0039】図24は図23に示す本発明の冗長回路が 適用される半導体記憶装置におけるリアルセル208 およ び冗長セル206 の構成を示す図である。同図に示される ように、リアルセル208 は、例えば、プロック選択アド レスAn が低レベル"L"で選択される第1のリアルセ 20 ルプロック208A、および、プロック選択アドレスAnが 高レベル "H" (/An が低レベル "L")で選択される第 2のリアルセルブロック208Bにより構成されている。ま た、冗長セル206 も、例えば、第1のリアルセルブロッ ク208Aを冗長するための第1の冗長セルブロック206A. および, 第2のリアルセルブロック208Bを冗長するため の第2の冗長セルブロック206Bにより構成されている。 これにより、分割されたリアルセルのプロック206A, 206 B に共通なアドレス (例えば、A₁₋₁, A₀₋₂, ···) が欠陥 セルを含んでいる場合には、プロックアドレスAn の絵 30 理により指定されたプロックにおいて、欠陥を含むリア ルセルの所定範囲を冗長セルに置き換えるようになって いる。

【0040】図25は図23に示す本発明の冗長回路を 使用した半導体記憶装置の一例を示すプロック図であ る。同図に示す半導体記憶装置全体の構成図において、 冗長回路200 から冗長信号が出ると、リアルセル選択回 路207 によりリアルセル208 の読み出しが禁止され、代 わりに冗長セル選択同路205 により冗長セル206 の読み 出しが行われる。ここで、図22および図24の半導体 40 配憶装置のプロック図の比較から明らかなように、本実 旅例の半導体記憶装置においては、アドレス入力(プロ ック選択アドレスAn)が冗長セル選択回路205 にも供給 され、冗長回路200 におけるアドレスAn の論理により 選択されるヒューズ201A、201B に対応した冗長セル206 A,206B を選択するようになっている。すなわち、冗長 セル選択回路205 には、プロックアドレスAn が入力さ れ、該プロックアドレスAn により選択されるリアルセ ルプロック208A, 208B に対応した冗長セル206A, 206B を 選択して冗長処理を行うようになっている。尚、図24 50 ルセル選択回路207 には、冗長回路200"から冗長信号が

18 において、参照符号209 は、冗長セル206 またはリアル セル208 の選択されたセル (メモリセル) のデータを終 み出すデータ読み出し回路を示している。

【0041】以上により、複数の冗長セル206A,20Bに対 してアドレス比較同路204 を共通に使用して、図22に 示す従来の半導体記憶装置と同様に、欠陥のあるリアル セル部分を冗長用セルで置き換えることができる。ここ で、以上の説明では、1ビットのプロック選択アドレス An が2分割されたリアルセルの一方を選択するように 構成されているが、例えば、2ピットのプロック選択ア ドレスAn, A...、により4分割されたリアルセルの一つ を選択すると共に、4分割された冗長セルの一つを選択 するように構成してもよい。

【0042】図26は本発明に係る半導体記憶装置の第 2の形態における冗長回路の他の実施例200'を示すプロ ック回路図である。同図において、参照符号220 はセル 選択回路, 221, 223は冗長情報記憶用セルアレイ, 222, 224 は読み出し回路を示している。図26に示されるよう に、本実施例の冗長回路200'は、2組みの冗長情報記憶 用セルアレイ221,223 および読み出し回路222,224 を備 えている。

【0043】 冗長情報記憶用セルアレイ221,223 は、例 えば、EPROM等の複数の不揮発性メモリセルトラン ジスタで構成され、外部からの入力アドレスにおいて欠 陥のあるアドレスにデータを書き込むために使用されて いる。セル選択回路220 は、冗長情報記憶用セルアレイ 221,223 をアドレス入力により選択するようになってい る。読み出し回路222,224 の出力は、アンドゲート225 A, 225B, 225C, 225D およびインパータ226A, 226B を介し て、4つの冗長信号として出力されるようになってい る。ここで、本実施例では、2つの冗長情報記憶用セル アレイ221,223 から2ピット並列にデータを読み出すよ うになっており、4個所の欠陥部分に対して冗長セルへ の置き換えを行えるようになっているが、3ビット以上 のデータを並列に読み出すように構成することができる

【0044】図27は本発明に係る半減体記憶装置の第 2の形態における冗長回路のさらに他の実施例200"を示 すプロック回路図であり、図28は図27に示す本発明 の冗長回路を使用した半導体記憶装置の一例を示すプロ ック図である。図26に示す冗長回路200°では、複数ビ ット (2ピット) を並列に読み出す方式を示したが、単 ーピットのみを読み出し、リアルセル208 における複数 の欠陥部分を冗長セル206 で置き換えることもできる。 【0045】図27に示す冗長回路200"では、アドレス 入力により単一ピットを読み出し、その論理により冗長 信号を出力するようになっている。そして、図28は、 図27に示す冗長回路200"を使用した半導体配憶装置の 構成を示す。ここで、冗長セル選択回路205'およびリア

のはいうまでもない.

供給されると共に、アドレス入力の一部 (リアルセルの プロック選択アドレスAn)が供給されている。これによ り、複数の冗長セルの内、どの冗長セルを使用してリア ルセルの冗長を行うかが決定される。

[0046]次に、図29~図32を参照して本発明に 係る半導体記憶装置の第3の形態を説明する。ところ で、近年、電気的に情報の書き込み/消去が可能な不揮 発性半導体記憶装置、特に、フラッシュメモリと呼ばれ るものにおいて、書き込み若しくは消去を内部アルゴリ ズムによって自動的に行なうモードを有するものが提案 10 されている。

【0047】 このような、フラッシュメモリにおいて、 書き込み(或いは、消去)は、まず、書き込みパルスを 印加してから読み出し処理 (ペリファイ) を行ない、こ の読み出し処理で十分な書き込み深さに達していなけれ は、再度書き込みパルスを印加するということを繰り返 し行なう方法が適用されている。そして、上記書き込み パルスの最大印加回数 (ペリファイの回数) を仕様上規 定しており、この制御は全て外部から制御されるように なっている。

【0048】また、最近のフラッシュメモリでは、この アルゴリズムを内部にもたせて自動的に書き込み若しく は消去を行なわせるものが提案されている。この自動的 に書き込みや消去を行う方法ではユーザに対して、その 最大書き込み (消去) 時間を提示するようになってい る。しかし、例えば、半導体記憶装置(フラッシュメモ リ) 出荷試験において、最大時間だけでは、書き換え回 数の増大による書き換え回数の劣化に対する保証ができ ず、出荷試験を通過した半導体記憶装置がユーザ側で不 息になってしまう可能性がある。

【0049】そこで、本発明に係る半導体記憶装置の第 3の形態は、ユーザ側での最大回数とは別に、製造側で の試験 (例えば、出荷試験) 時には、劣化による書き棒 え時間の増大を見込んだ最大回数で試験することによっ て、ユーザ側での最大回数を保証することを目的とす ろ、図29は本発明に係る半導体記憶装置の第3の形態 における基礎となる内部書き込みアルゴリズムの一個を 示すフローチャートである。

[0050]まず、書き込み処理が開始されると、ステ ップS301 において、書き込みパルスが印加され、さら 40 に、ステップS302 に進んで、ベリファイを行う。すな わち、ステップS302 において、読み出しが行われて、 十分な書き込み深さに達しているかどうかが判別され る。このステップS302 において、十分な書き込み深さ に達していると判別されると、書き込み処理は終了し、 また、十分な書き込み深さに達していないと判別される と、ステップS303 に進んで、パルス回数がNに達した かどうかが判別される。すなわち、ステップ S303 にお いて、ペリファイの回数が予め定められたNに達したか どうかが判別され、Nに達していなければ、ステップ30 50 れるようになっている。ここで、高電圧検出回路(EWCMG

20 1 およびステップS302 の処理を繰り返し、また、Nに 達していれば、書き込み失敗となる。すなわち、書き込 みパルスをN回印加してもセルトランジスタに対する十 分な書き込み処理が行えないことになる。

[0051] 本発明の第3の形能においては、例えば、 書き込みパルスの最大パルス印加回数を通常のNよりも 少ない数のnにより出荷試験を行い、通常よりも厳しい 条件により出荷試験を行うようになっている。このよう に、本発明の第3の形態によれば、劣化による書き換え 時間の増大を見込んだ最大回数n(n<N)により出荷 試験を行うことによって、ユーザ側での最大回数Nを保 証することができる。

【0052】図30は本発明の半導体記憶装置の第3の 形態の一実施例を示すプロック図である。同図におい て、参照符号311 は書き込み制御回路、312は書き込みバ ルス発生回路、313はセルアレイ、314はパルスカウンタ、3 15はスイッチ部,316は停止信号発生回路,そして,317は 高電圧輸出回路を示している。書き込み制御回路311 は、外部制御信号および書き込み停止信号を受け取り、 書き込みパルス発生回路312 を制御してセルアレイ313 の各セルトランジスタへの書き込み処理を行うようにな っている。書き込みパルス発生回路312 の出力 (書き込 みパルス) は、セルアレイ313 に供給されると共に、パ ルスカウンタ314に供給され、印加された事会込みパル スの回数(ペリファイの回数)をカウントするようにな っている。尚、パルスカウンタ314 は、容易にカウント 数を加えられるように、ナンド同路の入力に対して直接

を選択的に接続してもよい。 【0053】スイッチ部315は、通常の最大パルス印加 回数Nと、例えば、出荷試験時の最大パルス印加回数 n (n>N) とを切り替えるようになっており、また、停 止信号発生回路316 は、上記選択された最大パルス印加 回数Nまたはnに応じて書き込み停止信号WSを書き込 み制御回路311 に供給する。ここで、スイッチ部315の 切り替え動作は、高電圧検出回路317 から外部高電圧が 印加されているかどうかを検出して出力されるスイッチ 制御信号SCに応じて行われる。

入力する配線と、インパータの出力の配線を予め作り込

んでおき、製造工程においてナンド回路とそれらの配線

【0054】図31は図30の半導体記憶装置における 要部の回路例を示す図であり、図32は図31の回路の 動作を説明するためのタイミング図である。ここで、図 31および図32において、参照符号QCOiはパルスカウ ントの各段数出力を表わしている。図31および図32 に示されるように、通常の最大パルス印加回数Nに対応 するストップ信号WS(N) は、パルスカウント出力000 2, QC03, QC04から作成され、また、例えば、出荷試験時 の最大パルス印加回数nに対応するストップ信号WS (n) は、パルスカウント出力QC00,QC01,QC02から作成さ

21

※N317 の出力(スイッチ制制信号)SCが低レベル"L"のとき、すなわち、高電圧が印加されていないとき、通常の最大パルス印加加度Nに対応する入りず信号WS(の)がパルス信号QCOの21回目のタイミングで出力される。逆に、高値圧後旧回路317 の出力SCが高レベル"H"のとき、すなわち、済定の端下に対して高電圧が印加されているとき、例えば、出荷試験時の最大パルス印知回数nに対応するストップ信号WS(n)がパルス信号QCOの4回目のタイミングで出力される

[0065]以上の裁明では、例えば、ストップ情労w 25 が出力されるまでの書き込み/ルスの印加回数を通常時 (ユーザ使用時)と、出荷試験時とで変化させるように構成したが、書き込み/ルスの/ルス個を信きせるように構成してもよい。すなわち、例えば、出荷試験時には、書き込み/ルスの/ルス個の人で表してもまりを開発してもより、領人で基合とも、例えば、出荷試験時における書き込み/ルスの/ルス個の規範は、所定の場下に対する高電圧の印加を検出して行うようにしてもよい。さらに、以上の規則は、書き込み 20 処理について説明したが、消去処理についても同様である。

[0056] このように、本発明の半導体配盤装置の第 3の形態によれば、内部アルゴリズムにおけるメモリセ ルに対する情報の書き込みぎしくは視虫の許容量を可変 にすることによって、例えば、出荷試験を通過した半導 体記盤整度がユーザ朝で不良になることを防止すること ができる。次に、図33〜図36を参照して本発明に係 る半導体記憶整備の第4の形態を説明する。

[0067] 図33は本勢別に係る半導体記憶装置の第30 4の形態におけるメモリセル (MCの)を示し、電気的一 括消去級不揮発性半導体記憶設置 (フラッシュメモリ) におけるセルトランジスタ (メモリセルMC。)の動作を 説明するための似てある。同似に示されるように、セル トランジスタは、ソース・ドレイン間にどの領域とも他 縁されたフローティングゲートFGが設けられ、該フロ ーティングゲートFGの上にコントロールゲートCGを 形成して構成されている。

【0058】まず、読み出し時には、ゲート電圧Vgを電源電圧Vcとし、ドレイン電圧Vdを程度1ボルト程 40度とし、そして、ソース電圧V3をグランドレベルVssとして、ドレイン電流が減れるか否かでセルトランジスクに書き込まれているデータが"1"か"0"かを判別する。また、書き込み時には、ドレイン伺城のDに印加するドレイン電圧Vdを高電圧(価索、Vcc<高電圧くVpo)とし、コントロールゲートで気に印加するゲート電圧Vgを書き込み用電圧Vpo(~十10ボルト程度)とし、ソース伺城SSに印加するソース電性VsをグランドレベルVssとして、ドレイン衛子のからフローディングゲート(PG)と電子を往入してデータ"0"を書き込50

22 む。ここで、近年の書き込み用電圧の低電圧化に伴っ て、書き込み用電圧を効率よくドレイン端子に印加する 必要性が残くなっている。

[0059] 図34は本発明の半導体紀瞭装置の第4の 形態に対応する関連技術としての半導体記憶装置(フラ ッシュメモリ) の一例を示すプロック回路図である。同 図において、参照符号411 はロウアドレスパッファ,412 はロウデコーダ、413はコラムアドレスパッファ、414はコ ラムデコーダ、415はパッファ回路、416は書き込み電圧供 給用トランジスタ、417 はセンスアンプ, そして,418は パス線を示している。また、参照符号BLはピット線、 WLはワード線を示し、また、/WDは書き込みデータ (反転レベル)、Wは書き込み制御信号を示している。 【0060】図34に示す半導体記憶装置において、読 み出し時には、ロウアドレスおよびコラムアドレスによ りワード線WLおよびピット線BLがそれぞれ一本ずつ 選択され、センスアンプ417 によりその選択されたメモ リセルMCo(セルトランジスタ) が電流を流すか否かに より、該選択されたセルトランジスタに書き込まれてい る内容がデータ"1"或いはデータ"0"かを判別して

出力する。 【0061】データ書き込み時には、書き込み制御信号 Wにより、各ワード線およびピット線の選択信号が書き 込み用電圧Vppとされる。このとき、書き込みデータ/ WDが入力されるとトランジスタ416 がオンして、パス 線418(セルトランジスタMC。のドレイン端子) に対して 書き込み用電圧Vpp (トランジスタ416 の関値電圧分だ け低い電圧)が印加される。ここで、図34に示すフラ ッシュメモリ(半導体記憶装置)においては、例えば、 書き込み用電圧Vppとして十分に高い電圧を使用するこ とが可能だったので、書き込み電圧供給用トランジスタ 416 は、Nチャネル型MOSトランジスタで構成するこ とができた。すなわち、書き込み電圧供給用トランジス タ416 としてNチャネル型MOSトランジスタを使用す ると、書き込み用電圧Vppは、該Nチャネル型MOSト ランジスタの閾値電圧分だけ低くなってセルトランジス

【0062】ところで、近年、フラッシュメモリを使用 する場合にも、例えば、5ポルト半一電源化の要求に応 して、書き込み用電圧を低電圧化する必要が化じてい る。このように、例えば、5ポルト単一電板によりフラッシュメモリを駆動する場合には、書き込み用電圧締用 トランジスタ416 の関値電圧により供給電圧が書き込み 用電圧Vかにりも低下して効率のよい書き込み用電圧の ドレイン増子への供給が難しくなる。

夕MC。のドレインに印加されることになる。

[0063] 本発明に係る半導体記憶装置の第4の形態は、書き込み電圧供給用トランジスタでの関値電圧による書き込みドレイン電圧の低下を防止することによって、書き込み用電圧の低電圧化においても良好なデータの書き込みを実現することを目的とする。図35は本帯

明の半年終紀憶装置の第4の形態の一実施側を示すプロック回路的である。 図3 4に示す関連技術としての半専体配強装置との比較から明らかなように、本実施例の半導体配強装置においては、書き込み電圧機能用トランジスタをPチャネル型MOSトランジスタ406 で構成し、パッファ回路405 に供給する書き込みデータを正論型の登号WDとしている。ここで、図3 5に示す本実施例のロウアドレスパッファ403、ロウデータ402、コラムアドレスパッファ403、コラムデコーダ404、および、パッファ回路405 は、図3 4に示す可測技術のロウアドレスパッファ711、ロヴァーダ414、カラアドレスパッファ411、ロヴェーダ414、カラアドレスパッファ413、コラムデコーダ414、および、パッファ回路415 に対応している。 歳、参販符を目とはピット義、WLはワード線、そして、Wは書き込み参照個号を添している。

23

【0064】図35に示す半導体配像装御において、彼 み出し時には、ロウアドレスおよびコラムアドレスは、 ワワード線W1Aまびだリン線は1. いぞれでオールギッつ 選択され、センスアンプ407によりその選択されたメモ リモルMCs(セルトランジスタ)が電液を施すか否かに より、設選択されてセルトランジスタに書き込まれてい 20 ろ内容がデータ"11"或いはデータ"0"かを判別して 出力する。

【0065】データ書き込み時には、書き込み制御信号 Wにより、各ワード線およびピット線の選択信号が書き 込み用電圧Vppとされる。このとき、書き込みデータW Dは、パッファ回路405 により書き込み用電圧Vppのレ ベルの信号に変換される。そして、書き込み電圧供給用 トランジスタ406 のゲート信号が低レベル "L" になる と、該トランジスタ406 がオンして書き込み用電圧Vpp がパス線408 に供給される。ここで、図35に示す本事 30 施例のフラッシュメモリ (半導体記憶装置) において は、書き込み電圧供給用トランジスタ406 がPチャネル 型MOSトランジスタで構成されているので、該トラン ジスタ406 のソースに印加される書き込み用電圧Vpp は、該トランジスタ406 の関値電圧分だけ電圧降下され ることなく、パス線408 の電位を書き込み用電圧Vpp付 近まで上昇させることができ、セルトランジスタMCa の ドレイン端子に対して効率よく書き込み用電圧Vppを印 加させることができる。従って、例えば、フラッシュメ モリを5ポルト単一電源で使用する場合にも、低電圧化 40 された書き込み用電圧Vppを使用して有効にデータの書 き込み処理を行なうことが可能となる。

【0068】図36は木杉明の半線杯配健装置の第4の 溶盤の他の実施何の要部を示す回路図であり、図34に 示す順連技術の半場体配強整膜における普を込み電圧 齢用トランジスタおよびパッファ回路に対応する能分を ボす町路図である、図36に示されるように、未実が はおいては、書き込み電圧機約用トランジスタ426を、 図34に示す関連技術の半導体配強機を一関域に、バチ ャルを増加り、ドランジスタで構成している。しか 図34に示す順連技術の半導体記憶装置におけるバッフ 口路417 を、Nチャネル電MのSトランジスタ4251,4 252,4253,インパータ4255,4256,4257,および、容量42 53によるブートストラップ回路で構成するようになって むる。ここで、図36に示すプートストラップ回路は 書き込みデータWDが高レベル・"H" から低レベル "L" へ変化すると、トランジスタ4252のゲート は低レベル "L" となることによりノードNacの電位が 上昇する。このとき、容量253によりトランジスタ4252 のゲートはさらに昇圧され、最終的には、約Vpp+Vcc のレベルボで上昇することになる。この確位を書き込み を選任供給用トランジスタ4250 のゲートに引きのでしている。 な既任機能用トランジスタ4250 ス級(418)の電位はほぼ書き込み用電圧Vppまで上昇す ることになる。

24

[0067] これにより、Nチャネル型MOSトランジ スタで構成した書き込み環任供給トランジスタを426の ゲートに対して、書き込み用電圧Vpp以上に昇圧された データ信号を印加し、バス線に対して書き込み用電圧V ppと同等の電圧を供給して低電圧化された書き込み用電 圧Vprを使用して有効にデータの書き込み処理を行なう ことが可能となる。

【0068】上述したように、本発明の半導体試験装置 の第4の影態によれば、書き込み電圧機約用トランジス タでの関値電圧による書き込みドレイン電圧の低下した 止することによって、書き込み電圧の低電圧化において も良好なデータの書き込みを実現することができる。

(0069) 次に、図37〜図45を参照して未実明に 係る半導体配盤装置の第5の影態を説明する。図37は 本売明に係る半導体配盤装置の第5の影響に対応する花 来の半導体配盤装置(アラッシュメモリ)の一般を示す プロック回路図である。回図において、参照符号512は ロウボコーダ、514はコラムデコーダ、517はセンスアン ブ、そして、519はソース電影回路を示している。また、 参照符号なにはNディネル型MISトランジスタで構成 されたメモリセルトランジスタ(メモリセル)、WILはア 下締集 BLはピット線、そして、多しはツース線を している。ここで、ソース電影回路519は、ソース線S しを介してメモリセルアレイにおける合メモリセルトトラ ンジスタのソースに接続され、電気的に一括判決を行えるようになっている。また、メモリセMCは図33に 本すものと同様である。

[0070] 図38は図37の半導体を協議機における ロウデコーが512の構成を示す回路図、そして、図40はコ デコーが514の構成を示す回路図、そして、図40はコ ラムデコーが514におけるビット線トランスファーゲー ト5145の構成を示す回路図である。図38に示されるよ うに、ロウデコーが512は、電影回路3121、ロウアドレ 次供給されるゲートRG。~RG、該ゲートRG。 の RG R と確認回路512はの間に受けられたトランジスタ 5122. および、重瀬回路5121と低重位電源Vss (グラン ドレベルGND: 0 ポルト)との間に設けられワード線WL のレベルを制御するインパータ (トランジスタ5123,512 4)を備えている。これにより、例えば、入力されるロウ アドレスが全て高レベル "II" となってゲートRG: ~ RGm がオンするアドレスに対応したワード線 (選択ワ ード線) W.L.には、トランジスタ5123を介して電源回路 5121の出力 (Vcc) を印加し、他の非選択ワード線WL には、トランジスタ5124を介して低電位電圧(Vss:0 ポルト)を印加するようになっている。

【0071】図39に示されるように、コラムデコーダ 514 は、電源回路5141, コラムアドレスが供給されるゲ ートCG: ~CGm. 該ゲートCG: ~CGm と重源回路 5141との間に設けられたトランジスタ5142、ピット線ト ランスファーゲート5145、および、電視回路5121と低電 位電源Vssとの間に設けられビット線トランスファーゲ ート5145を制御するインパータ (トランジスタ5143,514 4)を備えている。これにより、例えば、入力されるコラ ムアドレスが全て高レベル "H" となってゲートCG1 ピット線) BLをセンスアンプ517 に接続するようにな っている。

【0072】ここで、図40に示されるように、複数の ピット線トランスファーゲート51451 ~5145m がパス線 (BUS) を介して1つのセンスアンプ517 に接続され、ピ ット線トランスファーゲート51451 ~5145m における選 択された1つのビット線(選択ビット線)だけがセンス アンプ517 に接続されるようになっている。そして、上 述した選択ワード線と選択ビット線との交点に一するメ モリセルMCの内容がセンスアンプ517 を介して出力さ 30 れるようになっている。

【0073】ところで、フラッシュメモリは、電気的に 全ピットの一括消去が可能であり、一括消去を行う際に は回路技術上の簡便さから一般的に全てのセルトランジ スタ (メモリセルMC) に対して同時に同様の消去動作 を行う。そして、この消去動作は、全てのセルトランジ スタが消去されるまで繰り返される。しかしながら、セ ルアレイ中には統計的な理由により、比較的消去が容易 なセルトランジスタおよび比較的消去が困難なセルトラ ンジスタが混在している。そのため、上述したような方 40 法で全ピットの一括消去を行うと、消去が容易なセルト ランジスタと消去が困難なセルトランジスタの特性的な 差が非常に大きい場合、消去が容易なセルトランジスタ に対する消去動作が必要以上になされてしまう。ここ で、セルトランジスタの特性的な差は、ウエハープロヤ ス的なゆらぎや、長時間にわたる書き込み/消去の繰り 返しによるストレス等により、比較的容易に出現し得 **5**.

【0074】また、フラシュメモリのセルトランジスタ に対する書き込みおよび消去動作は、通常、セルトラン 50 と同様であり、その説明は省略するが、ロウデコーダ50

ジスタのフローティングゲートに対する電荷の注入およ び放出により行われる。そのため、上述したような必要 以上に消去動作のなされたメモリセルMCは、見掛け 上、書き込まれた際とは逆の極性の電荷がフローティン グゲートに注入される(フローティングゲートが正に帯 電する)ことになる。このような状態を過剰消去(オー パーイレース) の状態と呼ぶ。

26

【0075】さて、不揮発性半導体記憶装置(フラッシ ュメモリ) の場合、一般的に、セルアレイはNOR型と 呼ばれる構成を取っている。このNOR型の不揮発性半 導体記憶装置において、セルトランジスタ(Nチャネル 型MISトランジスタ)のドレインは、ピット線毎に共 通接続され、一様にパイアスを与えた状態で、選択する セルトランジスタのゲートにだけパイアス (Eの電圧) を与え、目つ、非選択のセルトランジスタのゲートには パイアスを与えない (0 ポルト) ことより、所定のセル トランジスタ(メモリセル)を選択するようになってい る。尚、全てのセルトランジスタのソースはソース電源 回路519 を介して接地されている。ここで、セルトラン ~CGn がオンするアドレスに対応したビット線(選択 20 ジスタは、エンハンスメント型のMISトランジスタ (Nチャネル型MISトランジスタ) を用いるため、非 選択のセルトランジスタは電流を流さず、選択されたセ ルトランジスタのみがフローティングゲート中の電荷の 量に応じて電流を流したり或いは流さなかったりする。 この選択されたセルトランジスタを流れる電流に応じて

> 【0076】 フラッシュメモリにおいては、エンハンス メント型のセルトランジスタに対して上述した過剰消去 が生じると、セルトランジスタは見掛け上デブリション 型に特性が変じてしまう。そして、NOR型のセルアレ イを用いた場合、非選択のセルトランジスタはゲートに パイアスを与えない状態では電流を流さないようにして いるが、過剰消去が生じたセルトランジスタは見掛け上 デプリション型の特性を示すため、非選択のセルトラン ジスタであっても電流を流してしまう。このため、例 え、選択されたセルトランジスタが電流を流さない状態 であっても、過剰消去の非選択のセルトランジスタが電 流を流すため、データ"0"とデータ"1"とが誤って 判定される場合が生じるという問題がある。

データ "0" およびデータ "1" が割り当てられるよう

になっている。

[0077] 本発明に係る半導体記憶装置の第5の形態 は、過剰消去を起こしたセルトランジスタが存在しても データを正確に読み出すことを目的とする。図41は本 発明に係る半導体記憶装置 (フラッシュメモリ) の第5 の形態の一実施例を示すプロック回路図である。同図に おいて、参照符号502 はロウデコーダ,504はコラムデコ ーダ、507はセンスアンプ、そして、509はソース電源同路 を示している。ここで、本実施例の半導体記憶装置は、 基本的には、図37を参照して説明した半導体配憶装置

2 の構成が異なっている。

【0078】図42は図41の半導体記憶装置における ロウデコーダ502 の構成を示す回路図である。同図に示 されるように、本実施例のロウデコーダ502 は、所定の 正電圧を発生する正電源回路5021、ロウアドレスが供給 されるゲートRG: ~RGn,該ゲートRG: ~RGn と 正電源回路5021との間に設けられたトランジスタ5022. 負電源回路5025、および、正電源回路5021と負電源回路 5025との間に設けられワード線WLのレベルを制御する インパータ (トランジスタ5023,5024)を備えている。こ 10 れにより、例えば、入力されるロウアドレスが全て高レ ベル "H" となってゲートRG1 ~RG1 がオンするア ドレスに対応したワード線(選択ワード線)WLには、 トランジスタ5123を介して正電源回路5021の出力 (Vc c) を印加し、他の非漢択ワード線WLには、トランジ スタ5024を介して負電源回路5025の出力(負の電圧)を 印加するようになっている。尚、負電源回路5025の具体 的な回路としては、図5に示す関連技術としての半導体 記憶装置における負電圧発生回路118 を適用して構成す ることができるのはもちろんである。

【0079】ここで、台電源回路5025の出力は、過剰消 去を起こしてデプリション型となっているセルトランジ スタMCのゲートに印加された場合に、該過剰消去のセ ルトランジスタMCを非選択状態にして電流を流さない ようにする電圧となっている。すなわち、負電源回路50 25の出力は、デブリション型のNチャネル型MISトラ ンジスタ (温剰消去のセルトランジスタ) におけるゲー ト電圧が、関値電圧以下となるような音の電圧となって いる。これにより、例え、選択されたビット線に過剰消 去のセルトランジスタが存在していても、ワード線によ 30 り選択されたセルトランジスタに書き込まれた内容がセ ンスアンプ507 を介して正確に出力されることになる。 【0080】図43は本発明に係る半導体記憶装置の第 5の形態の他の実施例を示すプロック回路図である。同 図において、参照符号5221は、図41におけるロウデコ ーダ502 に対応する第1のロウデコーダ、5222は図41 におけるソース電源回路509の機能および非選択のワー ド線WLに対応するソース線SLに対して選択ビット線 のレベル以上の電圧を印加するための第2のロウデコー ダを示している。ここで、コラムデコーダ524,センスア 40 ンプ527 等の構成は、前述した図41に示すものと同様

【0081】本字施例の半漢体記憶装置において、第1 のロウデコーダ5221は、読み出し時の選択ワード線WL に対して通常の電圧Vccを印加し、該選択ワード線WL に接続されたメモリセル (セルトランジスタ) MCを選 択する。また、第2のロウデコーダ5222は、選択ワード 線に接続されたセルトランジスタのソース (SWL) に 対して低電位の電源電圧Vss: 0ポルト)を印加すると

セルトランジスタのソースに対して、選択されたビット 線のレベル (ドレイン電圧) 以上の電圧を印加するよう になっている。これにより、非選択状態とされている場 合、一括消去により過剰消去状態になったセルトランジ スタに対しても、ゲート電圧がソース電圧よりも低くな るためカットオフ(非選択状態)させることができる。 ここで、読み出し時の非選択ワード線に接続されたメモ リセルのソースに印加する電圧としては、選択されたビ ット線のレベルと同じ電圧に設定してもよい。すなわ ち、過剰消去により、例え、チャネルが生成されていて も、ドレインとソースとの間に電位差がなければ電流は 流れないので、非選択の過剰消去のセルトランジスタが 読み出し動作に影響を与えることない。

28

【0082】図44は図43の半導体記憶装置における 第1のロウデコーダ5221および第2のロウデコーダ5222 の一例を示す回路図であり、図45は図44の第2の口 ウデコーダの一部を示す回路図である。図44に示され るように、第1のロウデコーダ5221は、電源回路 (Vc c)52211、ロウアドレスが供給されたナンドゲート5221 20 2, および、インパータ52213 で構成され、また、第2の ロウデコーダ5222は、電源回路 (Vcc)52221、ロウアド レスが供給されたナンドゲート52222, インパータ52223, 52224,および、電源回路5225で構成されている。ここ で、電源同路52225 は、読み出し時の非選択ワード線に 接続されたセルトランジスタのソースに対して印加する 選択されたピット線のレベル (ドレイン電圧) 以上の電 圧を供給するためのものであり、図45にその一例の回 路を示す。

【0083】以上、説明したように、本発明の半導体記 億装置の第5の形態によれば、例えば、フラッショメモ りにおける一括消去により過剰消去のメモリセルが生じ た場合であっても、正常にデータ"0"或いはデータ "1"を正確に読み出すことができ、ウエハープロセス 上のゆらぎや、長時間に渡る書き込み/消去の繰り返し に等による過剰消去が存在してもデータを正確に読み出 すことで歩留りの向上およびデバイスの信頼性の大幅な 向上が期待できる。

【0084】次に、図46~図49を参照して本発明に 係る半導体記憶装置の第6の形態を説明する。まず、本 第6の形態においても、前述した本発明の半導体記憶装 置の第5の形態と同様に、フラッシュメモリにおける一 括消去により過剰消去のメモリセルが生じた場合におい ても正確なデータを読み出すようにしたものである。す なわち、図37~図40を参照して説明したように、フ ラッシュメモリは、電気的に全ビットの一括消去が可能 であり、一括消去を行う際には回路技術上の簡便さから 一般的に全てのセルトランジスタ (メモリセルMC) に 対して同時に同様の消去動作を行い、この消去動作を全 てのセルトランジスタが消去されるまで繰り返すように 共に、読み出し時の非選択ワード線に接続された全ての 50 なっている。しかしながら、セルアレイ中には、比較的

消去が容易なセルトランジスタおよび比較的消去が困難 なセルトランジスタが混在しているため、全ピットの一 括消去を行うと、消去が容易なセルトランジスタに対す る消去動作が必要以上になされて過剰消去となってしま う。そして、セルトランジスタの特性的な差は、ウエハ ープロセス的なゆらきや長時間にわたる書き込み/消夫 の繰り返しによるストレス等により比較的容易に出現し 得るため、過剰消去セルの出現も比較的頻繁に生じるこ とになっている。ここで、フラッシュメモリのセルトラ ンジスタに対する書き込みおよび消去動作は、図37~ 10 図40を参照して説明した通りである。

【0085】また、フラッシュメモリの場合、一般的 に、セルアレイはNOR型と呼ばれる構成を取ってお り、Nチャネル型MISトランジスタ(セルトランジス タ) のドレインは、ビット線毎に共通接続され、一様に パイアスを与えた状態で、選択するセルトランジスタの ゲートにだけ正のバイアス電圧を与え、且つ、非選択の セルトランジスタのゲートにはパイアスを与えない(0 ポルト) ことより、所定のセルトランジスタを選択する ようになっている。ここで、セルトランジスタは、エン 20 ハンスメント型のNチャネル型MISトランジスタを用 いるため、非選択のセルトランジスタは電流を流さず、 選択されたセルトランジスタのみがフローティングゲー ト中の電荷の量に応じて電流を流したり或いは流さなか ったりする。この選択されたセルトランジスタを流れる 電流に応じてデータ"0"およびデータ"1"が割り当 てられるようになっている。

【0086】フラッシュメモリにおいては、エンハンス メント型のセルトランジスタに対して上述した過剰消去 が生じると、セルトランジスタは見掛け上デブリション 30 型に特性が変じてしまう。そして、NOR型のセルアレ イを用いた場合、非選択のセルトランジスタはゲートに パイアスを与えない状態では電流を流さないようにして いるが、過剰消去が生じたセルトランジスタは見掛け上 デプリション型の特性を示すため、非選択のセルトラン ジスタであっても電流を流してしまう。このため、例 え、選択されたセルトランジスタが電流を流さない状態 であっても、過剰消去の非選択のセルトランジスタが電 液を流すため、データ"0"とデータ"1"とが誤って 判定される場合が生じるという問題がある。

【0087】本発明に係る半導体記憶装置の第6の形態 は、過剰消去を起こしたセルトランジスタが生じたら、 該過剰消去セルを救済して、正確なデータを誇み出すよ うにすることを目的とする。図46は本発明に係る半導 体配憶装置の第6の形態の要部を示す回路図である。同 図において、参照符号602 はロウデコーダ,604はコラム デコーダ、そして、607はセンスアンプを示している。ま た、参照符号MCはNチャネル型MISトランジスタで 構成されたメモリセルトランジスタ (メモリセル)、WI. 1,WL2 はワード線, そして、BLはピット線を示して 50 を実効する。さらに、ステップS614 に進んで、過剰消

30 いる。ここで、メモリセルMCは図33に示すものと同 様である。

[0088] 図47は図46における半導体記憶装置の センスアンプ607 の一例を示す回路図であり、Nチャネ ル型MOSトランジスタ6071, 6072, 6073, 6074, 6075, 607 7 およびPチャネル型MOSトランジスタ6076,6078 で 構成されている。本第6の形態において、例えば、一括 消去により過剰消去を起こしたセルトランジスタ(過剰 消去セル)を検出するには、一括消去処理が行われたメ モリセルアレイに対して、まず、ロウデコーダ602 によ り全てのワード線WL1,WL2,…を低レベル"L"と し、次に、コラムデコーダ604 によりコラムゲートG60 1, G602, …を順次選択してビット線BL1, BL2, …を順 次センスアンプ607 に接続する。このとき、センスアン プ607 の出力は、過剰消去セルが接続されているピット 線が選択されたときに低レベル"L"となるため、セン スアンプ607 の出力が低レベル"し"となるピット線を 選択し、その状態において、センスアンプ607のトラン ジスタ6077をオンとして該センスアンプ607 の駆動電流 を増大して、過剰消去セルが電流を流さないようにす る。さらに、ロウデコーダ602 によりワード線WL1.W し2,…をスキャンして、センスアンプ607 の出力が高レ ベル "H" となるセルトランジスタが過剰消去セルとし て輸出される。

【0089】図48は本発明に係る半導体記憶装置の第 6の形態が適用されるシステムの一例を概略的に示すプ ロック図である。同図において、参照符号610 はフラッ シュメモリ,620は読み出し専用メモリ (ROM),そし て、630は中央処理装置 (CPU) を示している。図48 に示すシステムでは、後述する図49に示すアルゴリズ ムをROM620に格納しておき、CPU630 が該アルゴ リズムに従ってフラッシュメモリ610 を制御するように なっている。すなわち、CPU630 は、ROM620 に格 納されたアルゴリズムに従って、フラッシュメモリ610 における過剰消去セルを救済するようになっている。

【0090】図49は本発明に係る半導体記憶装置の第 6の形態における処理の一例を説明するためのフローチ ャートである。同図に示されるように、フラッシュメモ リの消去処理が開始されると、ステップ S 611 におい て、消去前書き込み処理を行う。この消去前書き込み処 理は、フラッシュメモリのメモリセルアレイを一括消去 する前に、メモリセルアレイの全てのセルトランジスタ に対してデータ"0"の書き込み処理を行うものであ

【0091】次に、ステップS612 において一括消去を 行うと共に、ステップS613 において消去ペリファイを 行う。すなわち、メモリセルアレイの全てのセルトラン ジスタに対して、一括的に、少しずつフローティングゲ ートからの電子の放出を行わせるようにして、消去処理 31

本セルが存在するかどうかの温制消去デェックを行う ここで、ステップ5614 において、温制消去セルが存在 したいと制則されると (協制消去テェックをアバオする と) 消去処理は終了し、また、過制消去テルンが存在する と刊刻えずっぱる165 に進む。情、ステップ5614 によわ る過剰消去チェックは、図46 および四4 7 を参照して 説明したように、温制消去となっているセルトランジス タを1つだけ後世がるととになる

[0093] 一方、ステップ5615 における書き込み処理により、ステップ5614 で検出された1つの過剰消去 せルの過剰消去状態がなくなりに常な消去の状態になっ たが、他にも適割消去せルが存在すれば、ステップ561 6 において、ステップ5614で検出された過剰消去セル とは異なる他の1つの過剰消去セルが検用され、ステッ ブ5615 に戻って書き込み処理が行われる。このように して、メモリセルアレイにおける全ての週剰消去セルに 別レーロップの書き込み処理が行われて、全ての過剰消 去せルを正常と応告状態にする。

【0094】こで、図49に小す消表短剛は、前途したように、例えば、図48に示すシステムのROM620に格構しておき、それをCPU630が認み出して改選することできるが、フラッシュメモリ自体に図49に下へ下的に構成することも可能である。上述したように、本発明の半導体配接装置の第6の形態によれば、適衡消去を起こしたとかトランジスタを放けして、距底ボデータの名間というでき、分エループロセス上のゆらぎや、長時間に渡る書き込み/首去の繰り返しに参による適削洗が存在してモデータを正確に読み出すことできまかり、日本の場の表して、日本の場り返しに参による適削洗が存在してモデータを正確に読み出すことで要問りの向上およびデバイスの情報をの大幅な向トが関係である。

タ (メモリセルMC) の動作を説明するための段である。同図に示されるように、セルトランジスクは、ソストレイン時間でどの領域とも勧齢されたフローティングゲートFGが設けられ、該フローティングゲートFGの上にコントロールゲートCGを形成して構成されていま。

32

[0096] 書き込み時には、ドレイン領域DDに印加 するドレイン電圧Vdを、例えば、6 ボルトとし、コン トロールゲートCCに印加するゲート電圧Vg を書き込 み用電圧 (消去用電圧) Vpvとし、ソース領域SSに印 加するソース電圧Vg を挙ポルトとして、ドレイン囃子 (DD)からフローティングゲート(FG)に電子を注入してデ ーケ "0" を書き込む。

【0097】消去時には、ゲート帳比Vg およびドレイン電圧Vd をオープン (フローティング状態) とし、ソ リース幅圧V3 を消去用電圧VDのとして、フローティング ゲート作のからソース端子(SS)に電子を16分。また、読み出し時 には、ゲート帳圧Vg を循葉無圧Vccとし、ドレイン概 圧Vd を1ポルト程度とし、そして、ソース電圧V3 を 帯ボルトとして、ドレイン電機が続れるからかでセルト ランジスタに書き込まれているデータが"1"か"0" かを判別する。

【0098】図51は未発明に祭み半場体配盤整置の第 7の形態に対応する関連技術の半海体配盤変更の一例を 示すプロック国路双である。同図において、参照符号71 0はプロックアドレスパッファ、7101、7102はプロック選 択ゲート、711はロウアドレスパッファ、712はロウラデ 9、713はコラムアドレスパッファ、714はコラムデゴー 9、713はコラムアドレスパッファ、714はコラムデゴー ロンスアンプ、そして、7191、7192はソース電振回路を示 している。また、参照符号BLはピット線、WLはワー ド線、MCはメモリセルを示し、また、Wは書き込み時 に高レベル"H"となる書さ込の簡信号、民は消去時 に高レベル"H"となる書さ込の簡信号、民は消去時 に高レベル"H"となる消去物質信号を示している。

【0099】図51に示す半導体配徳装置における動作は、例えば、前途した図2に示す附連技術の半導体配値接触である。図51に示す準本のでは、次では、プロックアドレスパッファ710 およびプロック選択ゲート7101、7102 がさらに設けられている。すっわち。図51に示す半導体配金膜にはいては、複数のプロックB1、B2 が設けられ、プロックアドレスパッファ710 からのブロック選択ゲート7101、7102 を書表した日本のでのプロックB1、B2 が設けられ、プロックアドレスパッファ710 からのブロック選択ゲート7101、7102 を書表して任金の一のプロックを考さ込み回路716 或いはセンスアンプ717 に接続するようになっている。ここで、メモリセルアレイは、ソースを共進にした2つのブロックB1、B2 で構成され、そプロック B1、B2 に設けられたソース電銀回路7191、7192 によりプロック毎に割去(プロック情な)が行えるようになっている。

33

[0100] 図510半導体記憶装置において、消去時には、高レベル"H"となる南大信号をがロウアドレスパッフアバコ・コウスアドレスパッファバコ・コウスアドレスパッファバコ・コウスアドレスパッファバコ・コウスアドレスパッファバコ・コウスアドレスパッファバコ・コウスア・海収・コンボビット線 BLが非選択となる。さらに、消去信号をはプロックアドレスパッファバロからのプロック選択信号と共にツース電源回路が19、1792に入力され、例えば、数プロック選択信号が高レベ"H"となる所定の1つのソース 10電源回路を消去用電圧VPDとして、所定のプロックの消去が整合する人の

[0 1 0 1] また、書き込み時には、高レベル"H"となる書き込み頻解的分がロウアドレスパッフア71.コラムアドレスパッファ713 に入力され、ロウデコーダ71 2 およびコラムデコーダ71.4 に入力され、これにより、ワード線形1.は着き込みレバドウのとされ。また、ピット線形1.はプロック選択信号により選択されたプロック選択が一た。こで、書き込み回路716 た接線された。ここで、書き込み回路716 から選択されたプロックの死定のビット線形1.には、書き込み電圧(例え、低、6 ボルト)が検討され、書き込み場合に40名。

[0102]上述した図51に示す関連技術の半導体社 健装置では、プロック消去を実行することは可能であるが、両プロック (複数プロック)を関助に消去することは不可能である。すなわち、図51の半事杯記憶装置では、各プロックを引表をシーケンシャルに行って、複数プロックの消去を行うようになっている。さらに、消去後のペリファイに関しても、消去を行ったプロックをのペリファイをシーケンシャルに行うようになってい。20 る。そのため、複数プロックを消去する場合には、長時間を要すると共に、ペリファイ処理も複雑化することになっている。

【0103】本発明に係る半導体記憶装置の第7の形態 は、複数プロックを同時に消去すると共に、複数プロッ クを同時に消去した場合でも簡単にベリファイを実効す ることを目的とする。図52は本発明に係る半導体記憶 装置の第7の形態の一実施例を示すプロック回路図であ る。同図において、参照符号701 はプロックアドレスバ ッファ,7021,7022は期待値データ格納回路,7031,7032は 40 一致回路、704は論理回路 (ナンドゲート)、721 はロウア ドレスパッファ、722はロウデコーダ、723はコラムアドレ スパッファ、724はコラムデコーダ、725はデータ1/0 パッ ファ、7261、7262は書き込み回路、7271、7272はセンスアン ブ、そして、7091、7092はソース電源回路を示している。 また、参照符号BLはピット線、WLはワード線、MC はメモリセルを示し、また、Wは書き込み時に高レベル "H"となる書き込み制御信号、Eは消失時に高レベル "H" となる消去制御信号を示している。すなわち、図 52に示す実施例は、図51の関連技術の半導体記憶装 50

置に対して、期待値データ格納回路7021,7022,一致回路 7031,7032,マルチブレクサ(データ1/0 パッファ)725, および、ナンドゲート704 が追加された構成となってい ス

[0104]まず、消去時においては、プロックアドレスパッファ701からの出力信号で選択されるソース電源回路703,702のいずれかに選択信号をラッチ的解信号 L Tを高レベル "H" としてラッチさせる。この後、消去前標局号を高レベル "H" として選択信号がラッチされたソース電源回路の全てを動作さし、れにより複数プロックの射法処理を同時に実効する。

【0105】図53は図52の半導体記憶装置における ソース電源回路の一例を示す回路図であり、図54は期 待値データ格納回路の一例を示す回路図、そして、図5 5は一般回路の一側を示す回路図である。図53に示さ れるように、ソース電源回路7091(7092)は、プロックア ドレス信号 (プロック選択信号) およびラッチ制御信号 が入力されたナンドゲート731 と、ラッチ回路を構成す るナンドゲート732 およびインパータ733 と、該ラッチ 回路の出力および消去制御信号Eが入力されたナンドゲ ート734 と、消去用価値(Vnn) が印加された P チャネル 型MOSトランジスタ736, 737 およびNチャネル型MO Sトランジスタ738 を備えて構成されている。また、図 5 4 に示されるように、期待値データ格納回路7021(702 2) は、インパータ741,744,745,746,750,および、ナンド ゲート742,743,747,748,749 を備えて構成されている。 ここで、ナンドゲート743 およびインパータ744 はラッ チ回路を構成し、該ラッチ回路の出力は反転制御信号IN V に応じて制御されるようになっている。さらに、図5 5 に示されるように、一致回路7031(7032)は、インパー タ753、ナンドゲート751、752、755、および、エクスクルー シブオアゲート754 を備えて構成されている。ここで、 ナンドゲート752 およびインパータ753 はラッチ回路を 構成し、センスアンプ7271(7272)の出力(センスアンプ データ) と期待値データ格納同路7021(7022)の出カ (リ ファレンスデータ) とが一致するか否かの判定を行うよ うになっている。

[0 1 0 6] 上述した各回路により、まず、プロックアドレス信号をラッチして行う前去動作においては、そのラッチした南法回路のみを耐去が開宿時 「下"で動作させるようになっており、また、消去前書を込みでは、同様にラッチ所属等時1、下を消止が、当じ、するとは、り書き込みデータ "0"を期待値データ格納回路7021(7022)にラッチするようになっている。この場合、プロックアドレス信号によって護分された期待値データ格納回路7021(7022)にデータ1/クバッファ725 からデータ "0"を転送し、該データ "0"をラッチ前側信号に "0"を転送し、該データ "0"を与ッチ前側信号して 高しくル" "1"とすることでラッチするようになっている。ここで、一級回路7021(7022)の出りは、選択され、プロック以外では強動的に基本しが、"1"を出力させ、が、当に、他力会せ、大プロック以外では強動的に基本しが、"1"を出力させ

るようになっている。以上により、書き込み制御信号W を高レベル "H" として書き込みを実行させると、選択 された複数のプロックは同時に書き込みが実行される。 【0107】次に、ベリファイ時には、期待値データ格 納回路7021(7022)に格納された期待値データと、センス アンプ7271 (7272) の出力とが比較されナンドゲート704 へ一致回路7031および7032の出力が送られる。もし、書 き込みが充分に行なわれればセンスアンプ出力は低レベ ル "L" となるから、一致信号出力は高レベル "H" と なり、全てのセルプロックにデータが書き込まれると、 ナンドゲート704 のペリファイ出力VER は低レベル "L"となって書き込みが全プロックの所定アドレスで 終了したことが確認できる。ここで、消去ペリファイ時 には、反転信号LNVにより期待値データを反転してベリ ファイすれば、もし、全ての選択されたプロック中の所 定のアドレスデータがデータ"1"となった場合、書き 込みと同様にペリファイ出力VER が低レベル"L"とな ってデータ消去が行なわれたことが検出できる。このよ うに、本実施例の半導体配億装置によれば、一致回路70 31(7032)の全ての出力が高レベル "H" の時だけ、ナン 20 ドゲート704 の出力が低レベル"L"となり、一つでも 出力が低レベル"レ"となる一致回路が存在すれば、不 良ピットが存在することが確認されることになる。

35

【0108】図56は本発明に係る半導体記憶装置の第 7の形態の他の実施側を示すプロック同路図である。図 56に示す半導体記憶装置は、上述した図52の半導体 記憶装置における期待値データ格納回路7021(7022)を、 期待値データ発生回路7041(7042)に置き換えるようにし たものである。図52に示す半漢体記憶装置において は、消去前の書き込みおよび消去するのに必要なリファ 30 レンスデータは、全ピットともデータ"0"或いはデー タ"1"であるため、ランダムデータを格納する手段を 使用しなくても実現は可能である。しかしながら、図5 6 に示す本実施例においては、プロックアドレス信号に より選択された期待値データ発生回路7041(7042)にその 選択信号をラッチ制御信号LTを高レベル"H"とする ことによってラッチするようになっている。そして、ラ ッチされた期待値データ発生回路7041(7042)からは、強 制的にデータ"0"が発生される。また、消去時には、 反転制御信号INV によりその期待値データを反転させれ 40 ば、前述したのと同様な消去ペリファイも可能となる。

[0 1 0 9] 図5 7 は図5 6 の半導体危煙装置における 開発値データ発生回路の一例を示す回路図である。同辺 に示されるように、期待値データ発生回路704 (7042) は、インパータ763,764,767,768,ナンドゲート761,762,766,769,770,および、ノフゲート765 を優大で輸成されている。ここで、ナンドゲート762 およびインパータ763 1 はラッチ回路を構成している。この図5 7 に示す期待値データ発生回路704 (702)では、アドレスデータ信号では、光学展生のまた。

36 すると、リファレンスデータは強制的に低レベル"L" となり、また、反転制得信号1NV を高レベル"H"とす ると、リファレンスデータは高レベル"H"となる。

[0 1 1 0] 図 5 8 は本発明に係る半導体配達装置の第 7 の形態のさらに他の実施解を示すプロック回路図であ る。図 5 8 に示す実施例においては、図 5 2 の期待他庁 一夕格毎回路7021 (7022)、書を込み回路7031 (7082) およ び一致回路7031 (7032) を、プロック選択信号格納回路70 51 (7052)、書を込み回路701 (17(62) およびデーク反映回 が701 (70782) に乗る検索と呼吸とかっている。またわ

10 路7061(7062)に置き換えた構成となっている。すなわち、本実施例では、プロック選択信号格約回路7051(7052)に格納された選択信号により、消去納事を込みおよびでのペリファイと消去ペリファイを衝響するようになっている。

(0 1 1 1) 図5 8 に示す半導体配整課でおいて、まず、消去前書き込み時には、プロック選択信号 (プロックドレス信号) により所定のプロックのセルモ書き込みを行なう。ここで、データ反転回解の61(7062)は、セン、スアンプ727(7272)のデータを前去ペリファイ時と書き む 込みペリファイ時とで反応させる機能を持ち、書き込みおよび消去が十分に行なわれると出力が高レベル・ドロックにおいては、プロック選択得替格領回路が61(7062)の出力信号により常に高レベル・ドロ・となるようにされている。また、このとき非選択の7052)の出力信号により常に高レベル・ドロ・となるようにされている。これにより、削沈のような消去前書き込みおよび消去を実現することができる。

【0112】図59は図58の半導体記憶装置における プロック選択信号格納回路の一例を示す回路図、図60 は書き込み回路の一例を示す回路図、そして、図61は データ反転回路の一例を示す回路図である。図59に示 されるように、プロック選択信号格納同路7051(7052) は、プロックアドレス信号 (プロック選択信号) および ラッチ制御信号が入力されたナンドゲート771 と、ラッ チ回路を構成するナンドゲート772 およびインパータ77 3 で構成されている。また、図60に示されるように、 書き込み回路7161(7162)は、インパータ781、ノアゲート 782, ナンドゲート783, および, 書き込み用電源(Vpp) が 印加されたPチャネル型MOSトランジスタ785,786 お よびNチャネル型MOSトランジスタ787 を備えて構成 されている。さらに、図61に示されるように、データ 反転回路7061(7062)は、インパータ792,793 およびナン ドゲート791,794,795,796 を備えて構成されている。そ して、反転信号INV に応じてセンスアンプ7271(7272)の 出力を反転してナンドゲート704 へ供給するようになっ ている。

66,763,700.および、ノアゲート765 を偉大て構成され ている。ここで、ナンドゲート765 を偉大て構成され ではる。ここで、ナンドゲート765 を信かる。 はフッチ四路を構成している。この図57に示す期待 電データ発生回路701(7042)では、アドレスデータ信号 (プロンの選択信号)をラッチ回路(762,763)。 (プロンの選択信号)をラッチ回路(762,763)。 かわらず、事き込み制御信号Wを高レベル"H"とする ことによりパス線に書き込み電圧Vppを印加するように

【0114】図61に示すデータ反転回路7061(7062)に おいて、書き込みペリファイ時には反転制御信号INVを 低レベル"L"とすると、センスアンプ7271(7272)の出 力が低レベル "L" (書き込みが行なわれた状態) とな って、ナンドゲート701 への出力が高レベル "H" とな る。また、消去ペリファイ時には、反転制御信号INVを 高レベル "H" とする。ここで、非選択プロックにおい 10 実施例を示すプロック回路図である。 てはプロック選択信号 (プロックアドレス信号) が低レ ベル "L" となり、ナンドゲート704 への出力は強制的 に高レベル "H" となる。これにより、任意のプロック を同時に消去を実行できるようになる。尚、マルチプレ クサ725 は、書き込みデータおよびセンスアンプデータ をプロック選択アドレスに従って、所定のプロックに供 給し、また、所定のブロックのデータを出力するかを制 御するものである。

【0115】以上、説明したように、本発明に係る半導 体記憶装置の第7の形態によれば、各セルブロックのソ 20 ース電源同路にプロック選択信号のラッチ回路を備え、 同時に各セルソース電源回路を動作させると共に、各セ ルプロックにセンスアンプとベリファイの期待値データ 発生回路とセンスアンプ出力と期待値の一致を確認する 回路を備え、且つ、該一致回路の出力の論理積をとる回 路を構えることによって、同時に消去およびペリファイ を行なうことが可能となる。

[0116]

【発明の効果】以上、詳述したように、本発明の半導体 記憶装置の第1の形態によれば、ワード線冗長を有効に 30 導入できるとともに、安定した書き込みおよび各ペリフ ァイが可能となり、高歩留りで高性能なデバイスを実現 することができる。本発明の半導体記憶装置の第2の形 態によれば、リアルセルにおける複数の欠陥を冗長セル で置き換える場合に回路の増大を少なくして対応するこ とができ、チップ面積を小さくすることができる。主 た、リアルセルにおける複数の欠陥を置き換えることが できるため、大容量の半導体配憶装置を高歩留りで且つ 低コストで提供することができる。

【0117】本発明の半導体記憶装置の第3の形態によ 40 れば、劣化による書き換え時間の増大を見込んだ最大回 数n (n<N) により出荷試験を行うことによって、ユ ーザ側での最大回数Nを保証することができる。 本登明 の半導体記憶装置の第4の形態によれば、書き込み電圧 供給用トランジスタでの閾値電圧による書き込みドレイ ン電圧の低下を防止することによって、書き込み電圧の 低電圧化においても良好なデータの書き込みを実現する ことができる。

[0118] 本発明の半導体記憶装置の第5の形態によ れば、過剰消去を起こしたセルトランジスタが存在して 50 を示すプロック回路図である。

もデータを正確に読み出すことができる。本発明の半導 体記憶装置の第6の形態によれば、過剰消失を起こした セルトランジスタを救済して、正確なデータを読み出す ようにすることができる。本発明に係る半導体配憶装置 の第7の形態によれば、複数プロックを同時に消去する と共に、複数プロックを同時に消去した場合でも簡単に ベリファイを実効することができる。 【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置の第1の形態の一

【図2】本発明に係る半導体記憶装置の第1の形態に対 応する関連技術の半導体記憶装置の一例を示すプロック 回路図である。

【図3】図2の半導体記憶装置におけるコラムアドレス パッファの一例を示す回路図である。

【図4】図2の半導体記憶装置におけるロウアドレスパ ッファの一例を示す回路図である。

【図5】図2の半導体記憶装置におけるロウデコーダの 一例を示す回路図である。

【図6】図2の半導体記憶装置におけるコラムデコーダ の一個を示す回路図である。

【図7】図2の半導体記憶装置における書き込み回路の 一例を示す回路図である。

【図8】図2の半導体記憶装置におけるソース電源回路 の一例を示す回路図である。

【図9】図2の半導体記憶装置におけるセンスアンブの 一例を示す回路図である。

【図10】図2の半導体記憶装置における書き込み特件 曲線の一例を示す図である。

【図11】本発明が適用される半導体記憶装置に使用す るメモリセルの動作を説明するための図である。

【図12】図1の半導体配憶装置におけるロウアドレス パッファの一例を示す回路図である。 【図13】図1の半導体記憶装置におけるロウデコーダ

の一例の要部を示す回路図である。

【図14】図1の半導体記憶装置における一致回路の一 例を示す同路図である。

【図15】図1の半導体記憶装置におけるロウデコーダ の一例の要部を示す回路図である。

【図16】図15の回路に印加される信号の波形を示す 図である。

【図17】図1の半導体記憶装置におけるペリファイ電 圧発生回路の一例を示す回路図である。 【図18】図1の半導体記憶装置におけるセンスアンプ

の一例を示す回路図である。 【図19】図18のセンスアンプに供給する制御信号を

作成する論理回路の一例を示す回路図である。

【図20】本発明に係る半導体記憶装置の第2の形態に 対応する従来の半導体配憶装置における冗長回路の一例

【図21】図20に示す従来の冗長回路の構成側を示す 図である。

【図22】図20に示す従来の宣長同路を使用した半漢 体記憶装置の一例を示すプロック図である。

【図23】本発明に係る半導体記憶装置の第2の形態に おける冗長回路の一実施例を示すプロック回路図であ る.

【図24】図23に示す本発明の冗長回路が適用される 半導体記憶装置におけるリアルセルおよび冗長セルの構 成を示すプロック図である。

【図25】図23に示す本発明の冗長回路を使用した半 導体記憶装置の一例を示すプロック図である。

【図26】本発明に係る半導体記憶装置の第2の形態に おける冗長回路の他の実施例を示すブロック回路図であ る.

【図27】本発明に係る半導体記憶装置の第2の形態に おける冗長回路のさらに他の実施例を示すプロック回路 図である。

【図28】図27に示す本発明の冗長回路を使用した半 導体記憶装置の一例を示すプロック図である。

【図29】本発明に係る半導体配憶装置の第3の形態に おける内部書き込みアルゴリズムを示すフローチャート である。

【図30】本発明の半導体記憶装置の第3の形態の一実 施例を示すプロック図である。

【図31】図30の半導体記憶装置における要部の回路 例を示す図である。

【図32】図31の回路の動作を説明するためのタイミ

【図33】本発明に係る半導体記憶装置の第4の形態に 30 一例を示す回路図である。 おけるメモリセルの動作を説明するための図である。

【図34】本発明の半導体記憶装置の第4の形態に対応 する関連技術としての半導体記憶装置の一例を示すプロ

ック回路図である。 【図35】本発明の半導体記憶装置の第4の形態の一実 施例を示すプロック同路図である。

【図36】本発明の半漢体記憶装置の第4の形態の他の 実施例の要部を示す回路図である。

【図37】本発明に係る半導体記憶装置の第5の形能に 対応する従来の半導体記憶装置の一例を示すプロック回 40 路図である。

【図38】図37の半導体記憶装置におけるロウデコー ダの構成を示す可路図である。

【図39】図37の半導体記憶装置におけるコラムデコ ーダの構成を示す回路図である。

【図40】図39のコラムデコーダにおけるビット線ト ランスファーゲートの構成を示す回路図である。

【図41】本発明に係る半導体記憶装置の第5の形態の 一実施例を示すプロック同路図である。

【図42】図41の半導体記憶装置におけるロウデコー 50 107 …センスアンプ

ダの権成を示す同路図である。

【図43】本発明に係る半導体記憶装置の第5の形態の 他の実施例を示すプロック回路図である。

【図44】図43の半導体記憶装置における第1および

第2のロウデコーダの一例を示す回路図である。 【図45】図44の第2のロウデコーダの一部を示す回 路図である。

【図46】本発明に係る半進体配億装置の第6の形態の 要部を示す回路図である。

10 【図47】図46における半導体配憶装置のセンスアン プの一例を示す回路図である。

【図48】本発明に係る半導体配憶装置の第6の形態が 適用されるシステムの一例を概略的に示すプロック図で

【図49】本発明に係る半導体記憶装置の第6の形態に おける処理の一例を説明するためのフローチャートであ

【図50】本発明の半導体記憶装置の第7の形態に使用 するメモリセルの動作を説明するための図である。

【図51】本発明に係る半導体記憶装置の第7の形態に 対応する関連技術の半導体記憶装置の一例を示すプロッ ク回路図である。

【図52】本発明に係る半導体記憶装置の第7の形態の 一実施例を示すプロック回路図である。

【図53】図52の半導体記憶装置におけるソース電源 回路の一例を示す回路図である。

【図54】図52の半導体記憶装置における期待値デー 夕格納回路の一例を示す回路図である。

【図55】図52の半導体記憶装置における一致回路の

【図56】本発明に係る半導体記憶装置の第7の形能の 他の実施例を示すプロック回路図である。

【図57】図56の半導体配憶装置における期待値デー 夕発生回路の一例を示す回路図である。 【図58】本発明に係る半導体記憶装置の第7の形態の

さらに他の実施例を示すプロック同路図である。 【図59】図58の半導体記憶装置におけるプロック選

択信号格納回路の一例を示す回路図である。 【図60】図58の半導体記憶装置における書き込み同

路の一例を示す回路図である。 【図61】図58の半導体記憶装置におけるデータ反転

【符号の説明】

101 …ロウアドレスパッファ

102 …ロウデコーダ

103 …コラムアドレスパッファ

回路の一例を示す回路図である。

104 …コラムデコーダ 105 …データI/O バッファ

106 …書き込み回路

41

108 …負電圧発生回路

109 …ソース電源回路

120 …—致回路

130 …冗長ロウデコーダ

140 …ペリファイ電圧発生同路 200 … 冗長回路

201A. 201B …トューズ

202 …抵抗器

203 …インパータ

204 …アドレス比較同路

205 …冗長セル選択回路

206 …冗長セル 207 …リアルセル選択回路

208 …リアルセル

209 …データ読み出し回路

311 …書き込み制御回路

312 …書き込みパルス発生回路

313 …セルアレイ

314 …パルスカウンタ

315 …スイッチ部

316 …停止信号発生回路

317 …高電圧検出回路

401 …ロウアドレスパッファ

402 …ロウデコーダ

403 …コラムアドレスパッファ

404 …コラムデコーダ 405 …パッファ同路

[図3]

図2の半導体記憶装置におけるコラムアドレスパッファ の一例を示す回路図

113 Eが入力される Ear Vss

[図8]

図2の半導体配信装備におけるソース電源回路の 一例を示す回路图である

119

406 …書き込み電圧供給用トランジスタ (Pチャネル型

MOSトランジスタ)

407 …センスアンプ

408 …パス線

502 …ロウデコーダ

504 …コラムデコーダ

507 …センスアンプ

509 …ソース償源回路

5221…第1のロウデコーダ

10 5222…第2のロウデコーダ 602 …ロウデコーダ

604 …コラムデコーダ

607 …センスアンプ

610 …フラッシュメモリ

620 ··· R O M

630 ... CPU 704 …論理回路 (ナンドゲート)

721 …ロウアドレスパッファ

722 …ロウデコーダ

20 723 …コラムアドレスパッファ

724 …コラムデコーダ

725 …データ1/0 パッファ (マルチプレクサ)

7021,7022 …期待値データ格納回路


7031,7032 …一致回路

7041,7042 …期待値データ発生回路

7051, 7052 …プロック選択信号格納回路 7061, 7062 …データ反転回路

[図4]

図1の半導体記憶装置におけるロウアドレスパッファ の一例を示す回路図




[図15]

図1の半導体記憶装置におけるロウデコーダの一例の 要節を示す回路図

[図1]


[図2]

本発明に保る半導体配信装量の第 (の形態の一実施例を 示すプロック回路図



【図71

本発明に係る半導体記憶装置の第1の形態に対応する関連技術 の半導体記憶装置の一例を示すプロック回路図



[図5]

図2の半導体記憶装置における書き込み回路の 一例を示す回路図





図1の半導体配像装置におけるロウアドレスパッファ の一例を示す回路図




図 2 の単導体配像装置におけるロウデコーダの 一例を示す国路図




[2]6]






【図 9】

図2の半導体記憶装置におけるセンスアンプの 一例を示す回路図




[図10]

半導体配便装置における書き込み特性曲線の 一例を示す図



[図11]

本発明の第1の影響が適用される半導体配位装置に 使用するメモリセルの動作を説明するための図



Vg Vd Vs 込み +高電圧 Vdm 01 出し Vcc ~1V 01 一表電圧 オープン Vc

Vccは、彼み出し電源電圧 +高電圧は~10V Vmは書き込み時 -高電圧は~-10Vドレイン電圧


[図16]

図15の回路に印加される個号の被形を示す図



[214]

図 | の半導体配信装置におけるロウアドレスバッファの 一例を示す同路関



[図17]

図 L の半導体配館装置におけるベリアッイ電圧発生 回路の一例を示す回路図





図1の半導体記憶装置における一数回路の一例を示す回路図



[図18]

図 (の半導体配金装置におけるセンスアンプの一例を 示す回路図




図18のセンスアンプに供給する制御信号を作成する 論理図路の一例を示す回路図





[図20]

[2]21]

本発明に係る半導体配徳製価の第2の影響に対応する 従来の半導体配徳製価における冗長回路の一個を示す ブロック団路図


図20に示す後来の冗長回路の構成例を示す図






[222]

[図23]







[2 2 4]

[図25]

図23に示す本発明の冗長協略が適用される単導体配位装置 におけるリアルセルおよび冗長セルの構成を示す図









[2 2 6]

本発明に係る半導体配倍装置の第2の形態における 冗長回路の他の実施例を示すプロック回路回




[図27]

本発明に係る半導体記憶装置の第2の影響における 亢星回路のさらに他の実施側を示すプロック回路図




[图28]






本発明に係る半導体配体装置の第3の形態における基礎となる 内部書き込みアルゴリズムの一例を示すフローチャート




[23 2]

7. FLX

本発明の半導体配徳装置の第3の形態の一実施例を 示すプロック図







[図31]

[図33]







本発明に係る半導体配館装置の第4の形態における メモリセルの動作を説明するための図



【図34】

【図35】 本発明の半導体配理装置の第4の形態の一実施所を 示すブロック国路関







[図36]

[237]

本発明の半導体記憶装置の第4の影響の他の実施例 の要部を示す回路図


本発明に係る半導体配像装置の第5の形態に対応する 従来の半導体配像装置の一例を示すプロック回路図






[図38]

図37の半導体配施装置におけるロウデコーダの 構成を示す回路図



[⊠39]

図87の半導体記憶装置におけるコラムデコー**ダの** 構成を示す回路関





[图40]

[図41]

図39のコラムデコーダにおけるビット線トランスファー ゲートの構成を示す回路図









[図42]

図41の半導体記憶装置におけるロウデコーダの構成を 示す回路図



【図43】 本発明に係る半導体配便装置の第5の形態の他の 実施例を示すプロック回路図





[図44]

[245]

図43の半導体配性検索における第1 および第2の ロウデコーダの一例を示す回路図

図44の第2のロウデコーダの一部を示す回路図







[図46]

[図47]

本発明に係る半導体記憶装置の第8の形態の要節を 示す四路図






[図59]


【図60】

図58の半導体記憶装置におけるプロック選択信号格納回路 の一例を示す回路図

図58の半導体配像装置における書き込み回路の一側を 示す回路図 7161 (7162)

7051 (7052)







[图48]

[249]

本発明に係る半導体記憶装置の第 6 の形態が適用される システムの一例を振略的に示すプロック図

本発明に係る半導体配値装置の第8の形態における処理の 一例を説明するためのフローチャート







[図50]

【図51】


本発明の半導体配信装置の第7の形態に使用するメモリセル の動作を説明するための図









[図52]




【図 5 5】 図52の半導体配線装置における一数回路の一例を示す図路図



[図53]




【図 5 4】 図52の半導体配復装置における期待値データ格納回路の ・・・例を示す回路数



[図56]


[図57]




7081, 7082…一秋回路 7041, 7042…期待住データ発生回路

[図61]


図58の半導体配像機関におけるデータ反転回路の 一例を示す回路図





[図58]

本発明に係る半導体配信装置の第7の影像のさらに他の 実施例を示すプロック図



7051, 7052…ブロック遊択信号核納回路 7061, 7062…データ反転回路

フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 16/06 H01L 27/115

(72) 発明者 山下 実

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 笠 靖

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内 (72)発明者 板野 清義

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内